FPGA的高速计数器设计.pdfVIP

《电气应用》 年第 卷第 期 ·工业控制 · !# !$ % !!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!! 基于!#$ 的高速计数器设计 ! 何永泰 肖丽仙 （楚雄师范学院物理与电子科学系 楚雄应用技术学院 ） !# $%’’’ # $%’’’ 摘 要 为了提高工业控制器中高速计数器的计数频率和扩展计数模式，介绍一种利用()* ，通过 语言设计的高速计数器，有 种工作模式，计数频率可达 以上。同时 +, -./0 ! !’’1.2 介绍了高速计数器的设计原理，提供了高速计数器与微处理器的接口实例。 关键词 高速计数器 （ ） 现场可编程逻辑阵列 （ ） 语言 .34 ()+, -./0 器 的 位置 ，同时外部中断标志位 为 5=H /M ! 5= % 引言 ，产生外部中断请求； 、 、 、 为 个计数 ’ 5’ 5! 5 5M C 高速计数器 （ ）用来 脉冲输入端；高速计数模块为整个设计的核心。 .34 .57399:4;=9? 6 8 累计比)04扫描频率高得多的脉冲输入，利用其 产生的中断事件完成预定的操作，在现代自动控制 领域中有着重要的应用价值。本文介绍一种利用 设计的 位高速计数器，有 种工作模 ()+, !$ ! 式，其计数频率可达 以上，在工业控制器 !’’1.2 中具有较大的应用价值。考虑到计数器的多工作模 式，在-./0语言程序设计中，采用层次化设计 的方式。 高速计数器的顶层设计 图 高速计数器的顶层设计图 ! 高速计数器的设计中主要考虑了以下几方面的 问题： 双方向计数，即加法计数和减法计数。 高速计数器的第二层设计 ! ’ 复位功能，内部控制或外部控制。 启动功能，内 # 在高速计数器的第二层设计中，主要完成对 部控制或外部控制。 初值装载，在内部启动信号 $ 位计数器工作模式的控制，其设计结构框图如 !$ 控制下同步装入初值。 计数位数， 位。 工 % !$