半导体制造工艺流程 for Payton..pptVIP

半导体制造过程 後段（Back End） ---后工序 构装（Packaging）：IC構裝依使用材料可分為陶瓷（ceramic）及塑膠（plastic）兩種，而目前商業應用上則以塑膠構裝為主。以塑膠構裝中打線接合為例，其步驟依序為晶片切割（die saw）、黏晶（die mount / die bond）、銲線（wire bond）、封膠（mold）、剪切/成形（trim / form）、印字（mark）、電鍍（plating）及檢驗（inspection）等。 测试制程（Initial Test and Final Test） 1 晶片切割（Die Saw） 2黏晶（Die Bond） 黏晶之目的乃將一顆顆之晶粒置於導線架上並以銀膠（epoxy）黏著固定。黏晶完成後之導線架則經由傳輸設 備送至彈匣（magazine）內，以送至下一製程進行銲線。 3銲線（Wire Bond） IC構裝製程（Packaging）則是利用塑膠或陶瓷包裝晶粒與配線以成積體電路（Integrated Circuit；簡稱IC），此製程的目的是為了製造出所生產的電路的保護層，避免電路受到機械性刮傷或是高溫破壞。最後整個積體電路的周圍會 向外拉出腳架（Pin），稱之為打線，作為與外界電路板連接之用。 4封膠（Mold） 封膠之主要目的為防止濕氣由外部侵入、以機械方式支 持導線、內部產生熱量之去除及提供能夠手持之形體。其過程為將導線架置於框架上並預熱，再將框架置於壓模機上的構裝模上，再以樹脂充填並待硬化。? 5剪切/成形（Trim /Form） 剪切之目的為將導線架上構裝完成之晶粒獨立分開，並 把不需要的連接用材料及部份凸出之樹脂切除（dejunk）。成形之目的則是將外引腳壓成各種預先設計好之形狀 ，以便於裝置於電路版上使用。剪切與成形主要由一部衝壓機配上多套不同製程之模具，加上進料及出料機構 所組成。 6印字（Mark） 印字乃將字體印於構裝完的膠體之上，其目的在於註明 商品之規格及製造者等資訊。? 7檢驗（Inspection）  晶片切割之目的為將前製程加工完成之晶圓上一顆顆之 檢驗之目的為確定構裝完成之產品是否合於使用。其中項目包括諸如：外引腳之平整性、共面度、腳距、印字 是否清晰及膠體是否有損傷等的外觀檢驗。? 8封　　 装  制程处理的最后一道手续，通常还包含了打线的过程。以金线连接芯片与导 线架的线路，再封装绝缘的塑料或陶瓷外壳，并测试集成电路功能是否正常。 芯片封装介绍  一、DIP双列直插式封装 DIP(DualIn－line Package) 绝大多数中小规模集成电路(IC) 其引脚数一般不超过100个。 DIP封装具有以下特点：1.适合在PCB(印刷电路板)上穿孔焊接，操作方便。2.芯片面积与封装面积之间的比值较大，故体积也较大。Intel系列CPU中8088就采用这种封装形式，缓存(Cache)和早期的内存芯片也是这种封装形式。 Through-Hole Axial Radial DIP(雙列式插件) Use(用途): Dual-Inline-Package Class letter (代號): Depend Value Code(單位符號): Making on component Tolerance(誤差): None Orientation(方向性): Dot or notch Polarity(极性): None Through-Hole Axial Radial SIP(單列式插件) Use(用途): Single-Inline-Package for resistor network or diode arrays Class letter (代號): RP, RN for resistor network, D or CR for diode array. Value Code(單位符號): Value may be marked on component in the following way. E.g. 8x2k marking for eight 2K resistors in one resistor network. Tolerance(誤差): None Orientation(方向性): Dot, band or number indicate pin 1 Polarity(极性): None Surface Mount Component (表面帖裝元件) Surface Mount Component (表面帖裝元件) PLCC Description: Small