微机原理及汇编语言（黄永平）ch14-中断2.docVIP

中断技术 本章学习目标: 中断的基本原理及过程 8086中断机制 8259A 中断的基本概念 中断与中断源 什么是中断？什么是中断源？什么是中断系统？ 中断的分类：硬件中断、软件中断、异常中断。 中断源：发出中断请求的来源(设备、请求者)。有外部事件(硬件中断)、内部软件。如：I/O设备、数据通道、实时时钟、硬件故障、软件故障等。 中断的应用 实现主机与I/O设备并行工作 实时处理 人机对话 故障处理 多机系统中各处理机之间的协调工作 中断接口电路 最简单的中断接口电路 有三个输入设备A，B，C中断源，一个电源掉电中断源； CPU有三个可屏蔽请求输入端INTR0、INTR1、INTR2和一个非屏蔽中断请求输入端NMI。 中断请求触发器(D触发器) 中断允许触发器(CPU内部) 可屏蔽中断INTR0、INTR1、INTR2 非屏蔽中断NMI 中断请求输入线 图中是以三个中断请求输入线来区分中哪个中断源产生的中断。而实际的CPU并没有这么多的中断请求输入线。如何处理？ 中断优先级 有多个中断请求时，先处理谁？ 多个中断源同时有请求时，CPU要确定为个中断源服务。多个中断源有优先级。 确定优先级的方法：软件查询、硬件排队。 软件查询确定优先级 有中断时，在中断服务程序中读入状态，区分是哪个中断源，以确定为其服务。先判断的中断优先级最高。 硬件优先级排队电路确定优先级 具有中断屏蔽的接口电路 中断源的中断请求能送到CPU吗？ 通过中断屏蔽R，可以在接口中屏蔽某个中断源。 有多个中断源时，对应每个中断源有一个中断屏蔽位，写入1时，该中断被屏蔽。 CPU内部对可屏蔽中断的控制 CPU什么时候会响应中断？ CPU内部有一个中断允许触发器，可以由程序控制开中断(EI)或关中断(DI)。 8086CPU响应中断及处理过程 单重中断处理过程 2.多重中断处理过程 **中断服务程序入口地址是如何形成的？ 8086中断机制（实模式中的中断处理过程） 1.中断类型 最多可处理256个中断源。每个中断源有一个中断类型码n。 2.中断向量表(中断服务程序入口地址表) 表中保存着中断服务程序的入口地址。 (n*4)(n*4+1)中保存着中断服务程序入口地址的偏移量IP； (n*4+2)(n*4+3) 中保存着中断服务程序入口地址的段地址CS； 可屏蔽中断INTR INTR ----中断请求 /INTA----中断应答 CPU开中断(STI)时，才会产生/INTA。 中断应答的时序: 第1个中断响应周期与第2个中断响应周期之间插入4个空闲周期TI。 图示可屏蔽中断过程 非屏蔽中断NMI 有能用指令屏蔽，当NMI脚有请求时，总是会响应。中断类型码n=2。 内部中断(软件中断) 除法中断(n=0) 溢出中断(n=4) INTO 单步中断(n=1) 断点中断(n=3) 用户定义软中断(n=) 实模式中断处理过程(包括NMI，INTR，内部中断)，NMI只进入一次，单步中断可能进入两次。 保护模式中的中断处理过程(略) 中断类型码(中断描述符表(全局/局部描述符表(中断服务程序 IDTR—〉IDT（中断门描述符） 可编程中断控制器8259A 一个中断管理部件，中断控制器。 引脚 D7~0、 A0、/CS、/RD、/WR、INT、/INTA、IR7~0 CAS2~0—级联缓冲/比较器，多片级联地址输出(主片)/输入(从片)； SP/EN –-(1)缓冲方式时：用于数据输出缓冲控制端，输出； (2)非缓冲方式时：用于标识主片/从片，输入。 与CPU的连接 D7~0, /RD, /WR，/CS, A0; INTR, /INTA 多片级联 (1)与CPU的连接(一片8259最多可连接8片8259从片) D7~0, /RD, /WR，A0，/INTA连接到所有8259对应端； A15~A1与M/IO经地址译码后选择每个8259A，连接/CS； 主片8259A的INT连接到CPU的中断请求INTR端。 (2)多片8259的连接 从片的INT连接到主片对应的IR7~0端； 主片CAS2~0连接到所有从片的CAS2~0端； 外设的中断请求连接到从片(最多8片，64个中断请求输入端)； 本图为非缓冲方式，主片SP=1，从片SP=0。 8259A的内部结构 中断请求R(IRR)：锁存外部来的中断请求。沿/电平触发方式; 中断服务R(ISR)：保存正在处理中的中断，对应位为1;多重中断时， 有多位为1。 优先级比较器(PR): 比较IRR与ISR，最高级进入ISR，并发中断请求到CPU； 中断屏蔽R(IMR):用于屏蔽IRR中的中断请求； ICW1~4:初始化命令字；其中ICW2中保存着中断类型码n; OCW1~3:操作命令字。 8259A的控制编程 初始化命令字