一体化的功能验证方法.docVIP

一体化的功能验证方法本文从总体上介绍了基于一体化的功能验证技术，包括业界流行的多种验证方法：事务级验证、代码完整性分析、动态/静态断言验证、代码/功能覆盖率检测、形式验证(等效性检测)、硬件加速/仿真等等。阐明只有单内核的一体化验证平台，才能满足现在复杂的集成电路设计功能验证的要求，达到最佳的验证速度和效率。 随着纳米时代的到来，SoC的大规模集成电路设计也越来越普遍，SoC电路设计广泛涉及到各种IP的利用、集成嵌入式CPU、数模混合电路等等，使得现在的大规模集成电路设计也越来越复杂。在前端功能验证上就主要体现为：软硬件的协同仿真验证、IP的有效重复利用、混合信号验证、混合语言仿真和验证的准确完整性等。简言之，纳米工艺集成电路的功能验证要求最佳的速度和效率。 然而，传统的分块进行的设计方法使得优化变得没有可能。每个验证阶段拥有它们自己的方法、环境、工具、语言、模型、用户界面以及API，工程师必须在每个阶段建立几乎所有的东西。结果，速度很慢、效率很低、价格昂贵的流程经常使得硅片出现严重的错误。由业界专业统计的数字显示,在整个芯片项目完成所花时间中，芯片的验证时间占了整个项目时间的70%，而设计的时间只占30%。就其被迫重新再投片的原因中，由于逻辑和功能出错的原因位列第一，所占比例74%，远远高于第二位的噪声所带来的错误。 由此可见，功能验证是现在大规模集成电路设计的一个重大挑战，我们需要一个更加“聪明的”验证方法。成功的集成电路设计团队需要采用一体化的验证方法。Cadence Incisive一体化验证平台适用于从系统设计到门级实现的所有的设计领域-系统建模、事务级验证、软硬件协同仿真、代码完整性分析、代码/功能覆盖率检测、基于断言的动态/静态验证、形式验证(等效性检测)以及硬件加速/仿真等。 事务级验证 一体化的方法开始于建立架构精确、事务级的功能虚拟原型(FVP)。事务级建模多采用业界广泛使用SystemC作为开发语言。SystemC集成了C++语言丰富的类库结构和硬件描述语言的并发、时序、数据类型等定义，兼顾了设计中两个不同层次语言的优势，使得SystemC成为系统级设计到RTL实现的一个平滑的桥梁。事务级表述抽象程度很高，它是可以不带任何时间概念的一种表述，使得我们在设计最初就可很快得到想要的功能虚拟原型。事务级FVP比相应的RTL运行速度快近100倍或更多，使得它们非常适合用于架构性能分析、早期嵌入软件验证以及软硬件的协同验证。FVP为模块级的验证提供验证IP和一个快速、全芯片的环境。对于某个域的模块级的验证，一体化的方法支持自顶向下和自底向上的设计方法。当模块级的验证完成以后，FVP作为载体用于集成验证模块和运行全芯片实现级别的验证，并可使用Incisive平台的按需加速功能，使得仿真速度比RTL级快10000倍以上。 SystemC验证库 图1：功能虚拟原型(FVP)。 SystemC在现今验证领域的重要性还体现在它有一个非常实用的验证库SCV。开放性SystemC联盟OSCI扩展SystemC具有强大的验证技术，包括新的数据结构、增强的并发功能以及约束随机化。并且OSCI接受Cadence捐献的基于Cadence TestBuilder开发的成熟的验证库，作为SystemC验证标准库，简称SystemC 验证库SCV。它能够使用单一语言生成系统级的设计和全面的测试平台，包括验证单元，诸如激励生成器、监视器、检查器和事务器(transactor)。Incisive一体化验证平台完全兼容SystemC标准，在事务级和RTL级进行系统和模块级的验证，这样测试平台能被重用于RTL验证，作为参考重用事务级模型。在此之上，Cadence Incisive还开发了更多更强大的验证库、Cadence Verification Extensions(CVE)和Verification Interfaces and Components(VIC)，以及包括AMBA、PCI系列，USB2.0等验证VIP(Verification Intellectual Property), 使得一体化验证平台的用户能够更加方便简洁地搭建自己的验证环境和控制自己的验证流程。 代码完整性分析 一个好的设计工程师完成代码的同时，要检测源代码的质量，代码风格是否最优。这是一个非常必要和良好的设计习惯。它可以在仿真、综合之前发现设计中存在的问题，减少反复修改源代码、再仿真、再综合的次数。在一体化验证中，Incisive采用了HDL Analysis and Lint(HAL)工具，HAL集成了超过500个检查规则、lint和分析代码: 可综合性、竞争条件、代码可重用性、时钟域同步、有限状态机编码、加速策略检查、门级网表分析综合过程中产