毕业设计-计数器d的应用.doc

摘要 计数器的应用已经越来越广泛，对它的研究和发展有着十分重要的意义。本文通过用FPGA及VHDL硬件描述语言编程的方法来实现8位异步计数器的功能，简单的说，也就是通过划分模块的方法来分别实现设置时间间隔，溢出控制等功能。论文还讨论了电路功能的仿真、综合以及实现过程，运用了对时间进行分频的方法来实现了时间间隔的设置，在Modelsim 的开发环境下对计数器的VHDL程序进行仿真，并且根据仿真波形来验证设计的正确性。 关键字：仿真，硬件描述语言，计数器，溢出，综合，模块 第一章 引言 九十年代，集成电路产业销售额增长速度最快的产品是FPGA器件。九十年代，引发电子设计系统的设计方式发生突破性变革的的技术是FPGA应用设计。FPGA（用户现场可编程阵列）起源于80年代中期，并在多年以来，有了长足的发展，推动了电子数字系统单片机化设计的方式上的巨大变革，受到世界范围内广大电子设计工程师的欢迎， 作为专用集成电路（ASIC）概念上的一个新型范畴和门类，以其高度灵活的用户现场编程方式，现场定义高容量数字单片系统的能力，能够重新定义，反复改写的新颖的功能，都体现出了十分诱人的应用前景。它将电子应用设计工程师多年的精华变为现实。这就是在实验室里，在电脑系统前，现场设计，现场编程，现场配置，现场修改，现场验证，从而现场实现了数字系统的单片化设计和应用。 这样以来，不仅可避免通常ASIC单片系统设计周期长，前期投风险大的弱点，而且克服了过去板级、通用数字电路应用设计的落后，繁琐和不可靠性，大大提高了单片系统实现的速度，缩短了研制周期。使其在电子产品微型化单片化的改型换代，单片数字系统的设计验证和小规模产品应用，在各个领域的新系统设计、研究等方面显示出了强有力的推广和应用前景。 本文要求用FPGA实现8路异步计数器，要求有8路TTL电平的随机脉冲信号，脉冲信号的宽度、出现时间是随机的。在指定时间间隔内，统计出每路的脉冲个数。功能类 8253定时/计数芯片，但计数通道为8路，计数时间间隔可设置，范围为1— 255分钟，计数值最小为0，最大为65535（16位），计数值超过65535时，溢出并停止计数，否则不溢出。 第二章 芯片介绍及硬件描述语言VHDL 现场可编程门阵列FPGA（Field Programmable Gate Array）是新一代可编程ASIC器件，自1985年由美国Xillinx公司发明以来发展迅速，FPGA的集成度已经达到300万门数量级，工作频率可以达到200MHZ。几乎所有应用门阵列、PLD和中小规模通用数字集成电路的场合都均适合于FPGA。它充分利用计算机辅助设计技术进行器件的开发和应用。用户利用计算机不仅能够自行设计自己的专用集成电路芯片，而且还可以在计算机上面进行功能仿真和实时仿真，及时发现问题，调整电路，改进设计方案。这样一来，设计者就没有必要动手搭接电路、调试验证，只需要短时间内在计算机上面进行操作即可设计出与实际系统相差无几的理想电路，而且，FPGA器件采用标准化的结构，体积小，集成度高，功耗低、速度快，可以无限次的反复编程，因此成为科研产品开发及其小型化首选器件，其应用极为广泛。目前FPGA已大量应用于通信、计算机、视听、医疗电子等设备中。 FPGA的诞生迎合了电子产品的发展潮流，给系统设计工程提供了强有力的工具，也给传统设计方法提出了挑战。由于FPGA与传统PLD和TTL标准逻辑电路在体系结构方面有很大的差别，那些适合于传统PLD和TTL标准电路的设计技术对FPGA设计来说往往不是最优的，有时甚至是最差的。对于同一个设计，使用适合于FPGA体系结构特点的优化设计方法，可以大大的提高芯片的利用率和设计实现的速度。 2-1 FPGA的结构 通常FPGA由布线资源分隔的可编程逻辑单元（或宏单元）构成阵列，又由可编程I/O单元围绕阵列构成整个芯片，排成阵列的逻辑单元由布线通道中的可编程内连线连接起来实现一定的逻辑功能，即分段的金属互连可以由可编程开关以任意方式连接形成逻辑单元之间要求的信号线。一个FPGA包含丰富的具有快速系统速度的逻辑门、寄存器和I/O组成。 在排列阵列的可编程逻辑单元之间存在布线通道的FPGA构成通道型FPGA。它们的主要特性为： 类似门阵列的连线通道和逻辑功能块结构：逻辑资源和通信资源明显是分开的和性质不同的，反映在CAD系统中，逻辑阵列上逻辑功能块的布局和功能块之间的布线是作为设计的不同阶段来处理的。 支持双向和多资源的连线：双向连线在RAM编程结构中是有问题的，因为基本的开关元件有高阻抗，并要求中间缓冲，但是在PCB和门阵列设计方式中，双向连线是最常用的，并要求有效的支持基本元件，FPGA设计者在结构中包含它们以维持与以前技术之间的连贯性。 具有多输入的功能单元：提供具有许多输入的大的