数字模电第2章.ppt

即 亦即 对于TTL标准系列，按上式求得的RLmin的阻值范围为150~200Ω，为留有余地，一般取RLmin=200Ω。对于TTL改进系列(如高速系列及低功耗系列等)，按上式求得的RLmin相差很大，很难确定一个参考值。在实际工作中，应根据给定的参数按上式进行计算。 (12) 输入高电平UIH和输入低电平UIL。一般取UIH≥2 V，UIL≤0.8V。 图 2-16 接入RL输出UOH的情况 2.4.2 OC门和三态门 一般的TTL门电路，不论输出高电平，还是输出低电平，其输出电阻都很低，只有几欧姆至几十欧姆。因此不能把两个或两个以上的TTL门电路的输出端直接并接在一起。否则，当其中一个输出高电平，另一个输出低电平时，它们中的导通管，就会在+UCC和地之间形成一个低阻串联通路。因此产生的大电流会导致门电路因功耗过大而损坏。即使门电路不被损坏，也不能输出正确的逻辑电平，从而造成逻辑混乱。图2 - 17是门1输出高电平，门2输出低电平时，两者的并联情况。 图 2— 17 两个TTL门输出端并联情况 因为门1输出高电平，所以其V4管饱和导通(其V5管截止，图中未画)。 而门2输出低电平，所以其V5管饱和导通(其V4管截止，未画)。门1和门2的输出端直接并接后，则UCC经R5和处于饱和导通状态的V4(门1)管和V5(门2)管到参考地， 会产生很大的电流。使得两个门电路因功耗过大而损坏。 即使侥幸门未损坏，则其输出电平UO为： 此值既不属于逻辑高电平，也不属于逻辑低电平。   OC门和三态门是允许输出端直接并接在一起的两种TTL门。 1. OC门(集电极开路门) OC门的典型电路及逻辑符号如图2 - 18所示。 图 2–18 OC门电路 (a) 电路； (b) 常用符号； (c) 国标符号 (1) 电路结构及功能分析。OC门的电路特点是其输出管的集电极开路。使用时，必须外接“上拉电阻RC”和+UCC相连。多个OC门输出端相连时，可以共用一个上拉电阻RC， 如图2 - 19所示。 图 2 – 19 多个OC门并联 (a) 线与逻辑电路； (b) 等效逻辑图 OC门接入上拉电阻RC后，与图2 - 13所示的与非门的差别仅在于用外接电阻RC取代了由V3和V4构成的有源负载。 当其输入中有低电平时，V2和V5均截止，F端输出高电平； 当其输入全是高电平时，V2和V5导通，只要RC的取值足够大，V5就可以达到饱和，使F端输出低电平。可见OC门外接上拉电阻RC后，就是一个与非门。  两个OC门输出端并联的电路如图2 - 19所示。  若F1=0, F2=1，即OC1的输出管V5导通，OC2的V5管截止， 则流过RC的电流ICC全部灌入OC1的V5管。只要RC的阻值足够大，就会使OC1的V5管饱和。此时，ICC等于OC1的V5管的集电极电流IC5。所以： UO=UCC-URC=UCC-ICCRC=UCC-IC5RC=UCES5=UOL 式中，UCES5是V5管的饱和压降。可见，只要F1和F2中之一为逻辑“０”，则输出F就为“0”。  若F1=F2=0，即两个门的输出管都导通，则流过RC的电流ICC是两个输出管的集电极电流之和。其值要比一个输出管导通时大，因此，输出电平UO更低，即F=0。  若F1=F2=1, 即两个OC门的输出管均截止，则流过RC的电流ICC是两个输出管的穿透电流之和，即ICC=2ICEO5。所以 UO=UCC-ICCRC=UCC-2ICEO5RC=UOH 故F=1。  表 2-6 逻辑功能表 0 0 0 1 0 0 0 1 1 0 1 1 F F1 F2 通过上述分析可知，由于RC的阻值较大，因此，不论两个OC门处于何种状态，在+UCC和地之间都不会出现低阻通路，电路可以安全工作。两个OC门并联后实现的逻辑功能可用表2 - 6描述。显然，F与F1、F2之间是“与”逻辑关系， 即 F=F1·F2 由于这种“与”逻辑是两个OC门的输出线直接相连实现的， 故称作“线与”。图2 - 19实现的逻辑表达式为： F=F1·F2=AB·CD  除了TTL与非门可以做成OC门外，其它TTL门也可做成OC门，并且也能实现“线与”或“线或”。 (2) RC的计算。R