实验二-组合逻辑设计及CPLD下载.docxVIP

实验二 组合逻辑设计及CPLD下载一、实验目的：（1）通过一个简单的3—8译码器的设计，掌握组合逻 辑电路的设计方法。掌握组合逻辑电路的静态测 试方法。（2）初步了解CPLD下载的全过程和相关软件的使用。二、实验设备与仪器 1、计算机，WindowsXP以上操作系统。 2、Quartus II仿真软件。 3、EDA实验箱,EP1C12Q240C8。三、参考实验电路图四、实验报告要求1、根据给出的真值表，设计出组合电路，要 有具体的设计过程和步骤。2、结合本次实验，说明基于Quartus II软件进行组 合逻辑设计及CPLD下载的过程和步骤。3、对实验的结果进行分析和总结。1．建立工程运行QuatrusII软件（以下简称Q2），建立工程，FileàNew Project Wizad如点击New Project Wizard 后弹出指定工程名的对话框，在Diectory， Name， Top-Level Entity中如下图填写：-按Next按钮，出现添加工程文件的对话框：在这里我们先不用管它，直接按Next进行下一步，选择FPGA器件的型号：在Family下拉筐中，我们选择Cyclone系列FPGA，然后在“Available devices：”中根据核心板的FPGA型号选择FPGA型号，注意在Filters一栏选上“Show Advanced Devices”以显示所有的器件型号。执行下一步出现对话框：这里是选择其它EDA工具的对话框，我们用Q2的集成环境进行开发，因此这里不作任何改动。按Next进入工程的信息总概对话框：按Finish按钮即建立一个空项目。2． 建立顶层图执行FileàNew，弹出新建文件对话框：选择“Block Diagram Schematic File”按OK即建立一个空的顶层图，缺省名为“Block1.bdf”，我们把它另存为（FileàSave as），接受默认的文件名，并将“Add file to current project”选项选上，以使该文件添加到工程中去。如图所示：3． 添加逻辑元件（Symbol）双击顶层图图纸的空白处，弹出添加元件的对话筐：在Libraries里寻找所需要的逻辑元件，如果知道逻辑元件的名称的话，也可以直接在Name一栏敲入名字，右边的预览图即可显示元件的外观，按OK后鼠标旁边即拖着一个元件符号，在图纸上点击左键，元件即安放在图纸上。在图纸上分别添加非门（not）、输入（input）、输出（output）三个symbol，如图所示：连线，将鼠标移到symbol连线端口的那里，鼠标变成图示模样：按下左键拖动鼠标到另一个symbol的连线端。本例中，这三个symbol的连线如下图所示：分别双击input和output symbol的名字“pin_name”、“pin_name1”，将它们的名字改为Key1，LED1：4． 分配管脚为芯片分配管脚可以用QuartusII软件里的“AssignmentsàPins”菜单，也可以用tcl脚本文件。用Tcl文件进行配置可重用性好，易于管理，因此本文介绍用tcl的方法。对于另一种方法，可以参考QuartusII软件的帮助文档。在工程目录下建立一个name为Setup.tcl的file。FileàNew，选择other files页面：