EDA 抢答器.docVIP

桂林电子科技大学信息科技学院 《EDA技术与应用》实训报告 学 号 0952100111 姓 名 陈 胜 指导教师：江国强 杨艺敏 2011年4月25日 实训题目：智能电子抢答器设计 1.系统设计 1.1 设计要求 1.1.1 设计任务 设计并制作一台智能电子抢答器。 1.1.2 技术要求 ① 用EDA实训仪的I/O设备和PLD芯片实现智能电子抢答器的设计。 ② 智能电子抢答器可容纳4组参赛者抢答，每组设一个抢答钮。 ③ 电路具有第一抢答信号的鉴别和锁存功能。在主持人将复位按钮按下后开始抢答，并用EDA实训仪上的八段数码管显示抢答者的序号，同时扬声器发出“嘟嘟”的响声，并维持3秒钟，此时电路自锁，不再接受其他选手的抢答信号。 ④ 设计一个计分电路，每组在开始时设置为100分，抢答后由主持人计分，答对一次加10分，答错一次减10分。 ⑤ 设计一个犯规电路，对提前抢答和超时抢答者鸣喇叭示警，并显示犯规的组别序号。 1.2 方案比较 通过分析可知，所要设计的智能抢答器要能够使用于竞赛的抢答环节。能够做到选出正常抢答的队伍；判定是否有提前抢答或超时抢答等犯规现象，并用LED灯做出显示；当裁判按下抢答键后能计时，限定抢答的时间；能够让裁判控制各个队伍的分数情况。 1.3 方案论证 1.3.1 总体思路 整体系统设计如图1所示，该系统主要由分频模块、倒计时模块、抢答模块、计分模块、超时抢答判定模块、闪烁灯模块构成。其中分频器模块用于产生1秒的信号；倒计时模块用于计算抢答的时间；抢答模块由主持人控制，可以显示抢答的组别，自动锁存键盘，当有人提前抢答也可以判定；计分模块用于计算各组的得分并输出，还是由主持人控制；超时抢答模块用于判定抢答时间是否到了和时间到了后是否有队伍超时抢答；闪烁模块在抢答模块的基础上用于判定是否有队伍抢答。 1.3.2 设计方案 假定主持人没有按下开始抢答键，当任意一组提前按下抢答键时，抢答模块判定提前抢答，输出该组组号并亮灯提示。当主持人按下开始抢答键，计时器开始工作，假如有人抢答，则计时器停止工作，数码管上显示按下抢答键的组，然后电路自动锁存，LED灯显示抢答成功。由主持人控制显示该组成绩。当主持人按上加分或者减分的开关时，可以给该组加分或者减分。当抢答时间过了，LED等亮表示时间到，若此时还有人抢答，则显示超时抢答的队伍，并亮灯显示犯规。方案如图2 2．各个模块程序的设计 2.1 分频器模块 模块设计如图3所示： 分频器实现的是将高频时钟信号转换成低频的时钟信号，用于触发控制器，计数器和扫描显示电路。该分频器，将EDA实训仪主板提供的20MHz的主频频后，得到电路所需的1Hz（秒）时钟。 该模块程序： module fpq(clk,cout); input clk; reg [24:0] q; output reg cout; always @(posedge clk) begin if(1) q=q+1; else q=0; if(q=1) cout=1; else cout=0; end endmodule 2.2 计时器模块 模块设计如图4所示： 该模块是用于倒计时，输入口clk接受分频器输出的信号，输入口clr用于复位，让数码管显示30秒并停住，输入口ks和zt用于对倒计时进行开始和暂停。输出口q用于连接数码管显示倒计时。当倒计时到0时，bout输出一个高点频。具体程序如下： module cnt30(clk,clr,ks,zt,q,bout); input clk; input clr; input ks; input zt; output reg [7:0] q; output reg bout; reg kz1; always @(posedge clk or negedge clr or negedge ks or negedge zt) begin if(~clr) begin kz1=1;q=h30;bout=h0;end else if(~ks) kz1=0; else if(~zt) kz1=1; else begin if(kz1==0) begin if (q==0) q=h0; else q=q-1; if (q[3:0]==hf) q[3:0]=9; else if (q==0) bout=1; else bout=0; end end end endmodule 2.3 抢答模块 模块设计如图5所示： 抢答模块共有六个输入口，