内嵌BRAM设计LIFO.docVIP

大 学 实 验 报 告 课程名称： 数字系统现场集成技术 实验项目名称： 实验三（内嵌BRAM设计LIFO堆栈） 学院： 专业： 集成电路设计与集成系统 指导教师： 报告人 学号 实验时 实验报告提交时间： 教务部制 实验目的与要求： 基本要求：该实验为团队协作，2人一个小组。具有先进后出的堆栈功能。此LIFO堆栈具有两个按键（write， read），按下write键后，开始输入数据data0-data3；按下read键后，7段数码管开始倒序显示data3-data0（十进制）。 实验最终达到效果： 本实验效果：设计一个16位位深，8位位宽的bram,数码管分别显示要往bram里写的数值，当前读写bram的地址，以及从bram读取出来的数值。数值的输入采用八位拨码开关进行输入，通过数码管可以看出当前拨码开关对应的数值，只要按下lifo的写按钮，就可以往bram里写入当前的值，写了若干个数值后，每按下一次lifo的写按钮，就可以从bram里读取一位数据，显示在数码管上（由于VGA的显示，需要大量编写每个数字对应的像素，较为繁琐，所以本实验采用数码管显示） 实验主要代码（由于代码较多，贴出主要代码）： 数码管驱动代码： module seg_drv( input clk, input rst, input[7:0] first_seg, input[7:0] second_seg, input[7:0] third_seg, // input[7:0] forth_seg, output reg[3:0] an, output reg[7:0] seg ); localparam[1:0] s0=2b00, s1=2b01, s2=2b10, s3=2b11; reg[1:0] state; always@(posedge clk,posedge rst) begin if(rst) begin an=4b1111; seg=8b1111_1111; state=s0; end else begin case(state) s0:begin an=4b1110; seg=first_seg; if(ms_up) state=s1; else state=state; end s1:begin an=4b1101; seg=second_seg; if(ms_up) state=s2; else state=state; end s2:begin an=4b1011; seg=third_seg; if(ms_up) state=s3; else state=state; end s3:begin an=4b1111; seg=1111_1111; if(ms_up) state=s0; else state=state; end endcase end end reg[17:0] ms_cnt; reg ms_up; always@(posedge clk,posedge rst) begin if(rst) begin ms_cnt=0; ms_up=0; end else begin if(ms_cnt==200000) begin ms_cnt=0; ms_up=1; end else begin ms_cnt=ms_cnt+1b1; ms_up=0; end end end en