数字电路基础-电子技术基础.pptx.pptVIP

D锁存器 国标逻辑符号 逻辑电路图 R= D 若D=0： Q = 0 若D=1： Q = 1 E=0 不变 E=1 S = D D 0 0 0 0 1 0 1 0 1 1 1 1 状态转换图 工作特点：在CP低电平期间存储信号， 在CP的上升沿，状态变化。 触发器的电路结构和工作原理 触发器---对脉冲边沿敏感，其状态只在时钟脉冲 的上升沿或下降沿的瞬间改变。 主从触发器、维持阻塞触发器、利用传输延迟的触发器、 CP D 6.1时序逻辑电路的基本概念 6.2同步时序逻辑电路的分析和设计 6.3异步时序电路的设计 6.4若干典型的时序逻辑集成电路 采用后九种状态作为有效状态，用反馈置数法 构成九进制加计数器。 CP QD QC QB QA 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 … ……. 7 0 1 1 1 8 0 1 1 1 9 1 0 0 0 … …… 15 1 1 1 1 ＞ RCO ET EP 1 1 CP R D A B C D CP Q A Q B Q C Q D 74161 LD 1 1 1 1 1 1 1 0 0 1 0 0 0 第七章 存储器、复杂可编程器件和现场可编程门阵列 7.1只读存储器 （ROM） 7.2随机存取存储器 （RAM） 存储矩阵 输出电路 地址译码器 数据输出 地址输入 控制信号输入( CS 、R ) ROM也由地址译码器、存储矩阵和输出电路三部分组成 地址译码部分与RAM相同，存储矩阵和输入输出控制电路由于存储机理不同而有较大区别 存储 矩阵 字线 位线 地 址 A1 A0 D3 D2 D1 D0 内 容 0 0 0 1 0 1 1 1 译码或码制变换 － 把欲变换的编码作为地址，译码结果或目的编码作为相应存储单元中的内容 思考：若填入的数值分别是7F、0D、B7、9F、CD、DB、FB、0F、FF、CF，译码显示如何？ 8.1单稳态触发器 8.2施密特触发器 8.3多谐振荡器 8.4 555定时器及其应用 9.1D/A转化器 9.2A/D转换器 * * 组合逻辑电路的一般设计步骤（四步法） 原则：电路要最简（要求所用器件的种类和数量都尽可能 少，且器件之间的连线也最少)。 根据实际逻辑问题确定输入、输出变量，并定义逻辑状态的含义； 3.由真值表写出逻辑表达式，根据需要简化和变换逻辑表达式 4.画出逻辑图 * 设计一个表决电路，该电路输入为A、B、C，输出是L。当输入有两个或两个以上为1时，输出为1，其他情况输出为0。用与非门设计该表决电路。 解： 例1 A B C L 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 1 1 BC AC AB L A B C +5V 要设计的逻辑电路 * * 某董事会有一位董事长和三位董事进行表决，当满足以下条件时决议通过：有三人或三人以上同意；或者有两人同意，但其中一人必须是董事长。试用两输入与非门设计满足上述要求的表决电路。 用变量A、B、C、D表示输入，A代表董事长，B、C、D代表董事，1表示同意，0表示不同意； 用L表示输出，L＝1，代表决议通过，L＝0，代表不通过。 * 2. 设计举例2 输 入 出 A B C D L 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 输 入 出 A B C D L 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 1 3) 画出输出L的卡诺图并化简得 AB 0 0 0 0 0 0 0 1 AC (1) 由逻辑图写出各输出端的逻辑表达式 (2) 化简和变换各逻辑表达式或列真值表 (3) 根据真值表或逻辑表达式确定逻辑电路功能 组合逻辑电路图 写出逻辑表达式 分析方法： * A B Y AB AAB BAB 异或门 Y=AAB BAB 组合逻辑电路的分析举例 例2 一个双输入端、双输出端的组合逻辑电路如图所示，分析该电路功能。 输 入 输 出 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 * 例3 逻辑电路如图所示，分析该电路功能 1.根据逻辑图写出输出函数的逻辑表达式 2. 列写真值表 1 0 1 1 1 0