数字电路与逻辑设计实验报告-数码管扫描显示控制器设计与实现.docVIP

数字电路与逻辑设计实验 数码管扫描显示控制器设计与实现 实验报告 学院： 班级： 姓名： 班内序号： 一. 实验目的 1．进一步了解时序电路设计方法，掌握vhdl语言的语法规范。 2．掌握多个数码管动态扫描显示原理及设计方法。 二. 实验所用仪器及元件 1．计算机 2．直流稳压电源 3．数字系统与逻辑设计实验开发板 三. 实验内容 1. 用VHDL语言设计实现六个数码管串行扫描电路，要求同时显示0、1、2、3、4、5这六个不同的数字图形到六个数码管上，仿真并下载验证其功能。 2. 用VHDL设计并实现六个数码管滚动显示电路。 （1）循环左滚动，始终点亮六个数码管，左出右进。状态为012345-123450-234501-345012-450123-501234-012345 （2）向左滚动，用全来的数码管填充右边，直至全部变来，然后再依次从右边一个一个的点亮。状态为：012345-12345X-2345XX-345XXX-45XXXX-5XXXXX-XXXXXX-XXXXX0-XXXX01-XXX012-XX0123-X01234-012345。其中，‘X’表示数码管不显示。 四. 设计思路和过程 （1）七段发光二极管（LED）数码管是目前最常用的数字显示器，一个LED数码管可用一位0-9十进制数和一个小数点。下图为共阴极数码管显示0到9时各段对应的编码。 Digit Shown a b c d e f g 0 1 1 1 1 1 1 0 1 0 1 1 0 0 0 0 2 1 1 0 1 1 0 1 3 1 1 1 1 0 0 1 4 0 1 1 0 0 1 1 5 1 0 1 1 0 1 1 6 1 0 1 1 1 1 1 7 1 1 1 0 0 0 0 8 1 1 1 1 1 1 1 9 1 1 1 1 0 1 1 （2）cat０~ cat５是数码管选通控制信号，分别对应6个共阴极数码管的公共端，当catn=‘0’时，其对应的数码管被点亮。因此，通过控制cat０~ cat５，就可以控制6个数码管依次循环点亮。 五. VHDL 程序、仿真波形图及分析 1. （1） VHDL 程序 library ieee; use ieee.std_logic_1164.all; entity atthesametime2 is port(clk:in std_logic; catout:out std_logic_vector(5 downto 0); bout:out std_logic_vector(6 downto 0)); end atthesametime2; architecture a of atthesametime2 is signal cat:std_logic_vector (5 downto 0); --选通管控制 signal b:std_logic_vector(6 downto 0); --数码管显示控制 signal clk_tmp:std_logic; signal cnt:integer; --分频记数 begin process(clk) begin if (clkevent and clk=1) then --分频 if cnt=49999 then cnt=0; clk_tmp= not clk_tmp; else cnt=cnt+1; end if; end if; end process; process(clk_tmp) begin if(clk_tmpevent and clk_tmp=1) then case cat is when111110=cat=111101;b=0110000; --显示数字1 when111101=cat=111011;b=1101101; --显示数字2 when111011=cat=110111;b=1111001; --显示数字3 when110111=cat=101111;b=0110011; --显示数字4