第三章数字逻辑与数字系统计数器.pptVIP

讨论总结 讨论总结 (1)两个十进制计数器级联构成 100 进制计数器。从高位 Q3 Q2 Q1 Q0 读出的是十位数，而从低位 Q3 Q2 Q1 Q0 读出 的是个位数。 (2)两个 4 位二进制计数器级联则构成 8 位二进制计数器， 即 256 进制计数器。从高位 Q3 Q2 Q1 Q0 读出的是高 4 位 二进制数，而从低位 Q3 Q2 Q1 Q0 读出的是低 4 位二进制 数。 (3)例 1 为异步 100 进制计数器，而上图中将“161” 换成“160”后则构成同步 100 进制计数器。 五、时序逻辑电路的自启动 　　在应用反馈法实现 N 进制计数器时，我们只利用了 模 M 计数器的N 个计数状态，这些状态被称为有效状态， 而没有利用的那(M – N )个状态则被称为无效状态。 　　当时序逻辑电路由于某种原因进入了无效状态，若 继续输入计数脉冲 CP 后电路能自动进入有效状态，则 称该电路能自启动，否则称不能自启动。 例如 利用 CT74LS160 的计数状态 0000 ~ 0111 构成 八进制计数器。 Q0 Q1 Q2 Q3 计 数 器 状 态 计数顺序 1 0 0 1 9 0 0 0 1 8 1 1 1 0 7 0 1 1 0 6 1 0 1 0 5 0 0 1 0 4 1 1 0 0 3 0 1 0 0 2 1 0 0 0 1 0 0 0 0 10 0 0 0 0 0 1000 和 1001为无效状态 0000 ~ 0111为有效状态 　　若计数器处于无效状态“1000”，则来一个时钟后状态变为“1001”，再来一个时钟，状态变为“0000”。能自动进入循环，因此能自启动。 　　设计时序电路时应检查电路能否自启动。由于集成计数器构成的 N 进制计数器一般能自启动，因此通常省略这一步。 本章小结 时序逻辑电路由触发器和组合逻辑电路组成， 其中触发器必不可少。时序逻辑电路的输出 不仅与输入有关，而且还与电路原来的状态 有关。时序逻辑电路的工作状态由触发器存 储和表示。 时序逻辑电路按时钟控制方式不同分为同步时序逻辑电路和异步时序逻辑电路。前者所有触发器的时钟输入端 CP 连在一起，在同一个时钟脉冲 CP 作用下，凡具备翻转条件的触发器在同一时刻翻转。后者时钟脉冲 CP 只触发部分触发器，其余触发器由电路内部信号触发，因此，其触发器的翻转不在同一输入时钟脉冲作用下同步进行。 时序逻辑电路分析的关键是求出状态方程 和状态转换真值表，然后由此分析时序逻 辑电路的功能。 描述时序电路逻辑功能的方法有逻辑图、 状态方程、驱动方程、输出方程、状态转 换真值表、状态转换图和时序图等。 计数器是快速记录输入脉冲个数的部件。按计数进制分有：二进制计数器、十进制计数器和任意进制计数器；按计数增减分有：加法计数器、减法计数器和加/减计数器；按触发器翻转是否同步分有：同步计数器和异步计数器。计数器除了用于计数外，还常用于分频、定时等。 中规模集成计数器功能完善、使用方便灵活。功能表是其正确使用的依据。利用中规模集成计数器可很方便地构成 N 进制(任意进制)计数器。其主要方法为： (1) 用同步置零端或置数端获得 N 进制计数器。这时应根据 SN-1 对应的二进制代码写反馈函数。 (2) 用异步置零端或置数端获得 N 进制计 数器。这时应根据 SN 对应的二进制代码写反馈函数。 (3) 当需要扩大计数器容量时，可将 多片集成计数器进行级联。 寄存器主要用以存放数码。移位寄存器不但可存放数码，还能对数码进行移位操作。移位寄存器有单向移位寄存器和双向移位寄存器。集成移位寄存器使用方便、功能全、输入和输出方式灵活，功能表是其正确使用的依据。移位寄存器常用于实现数据的串并行转换，构成环形计数器、扭环计数器和顺序脉冲发生器等。 顺序脉冲指在每个循环周期内，在时间上按一定先后顺序排列的脉冲信号。常用之控制某些设备按照事先规定的顺序进行运算或操作。 CT74LS161 与 CT74LS163 的功能比较 CO = CTT·Q3Q2Q1Q0 CO = Q3 Q2 Q1 Q0 CO = CTT·Q3Q2Q1Q0 同步置 0 0 保 持 × × × × × 0 × 1 1 保 持 × × × × × × 0 1 1 计 数 × × × × 1 1 1 1 d0 d1 d2 d3 d0 d1 d2 d3 × × 0 1 0 0 0 0 0 × × × × × × × 0 CO Q0 Q1 Q2 Q3 D0 D1 D2 D3 CP CTT CTP LD CR 说