数字系统设计与VHDL 实验指导书2014 (1).docVIP

实验一 QuartusⅡ9.0快速入门 一、实验目的 通过实验让学生了解，熟悉和掌握QuartusⅡ9.0开发软件的使用方法及Verilog HDL的编程方法。学习简单时序电路的设计和硬件测试。 二、实验原理 在LED1~LED8引脚上周期性的输出流水数据，如原来输出的数据则表示点亮LED1，LED2，流水一次后，输出地数据应该而此时应该点亮LED1~LED3三个发光二极管，就可以实现LED流水灯。为了观察方便，流水速率最好在2Hz左右，在MagicSOPC核芯板上有一数字信号源，可选择CLOCK3的2HZ时钟信号源源作为流水灯的时钟源。 三、主要实验设备 计算机和MagicSOPC实验箱。 四、实验内容 本实验的内容是建立可用于控制LED流水灯的简单硬件电路，要求在MagicSOPC试验箱上实现LED1~LED8发光二极管流水灯显示。实验步骤如下： 1．启动Quartus II建立一个空白工程，然后命名为led_water.qpf。 2．新建Verilog HDL 源程序文件ledwater.v，输入程序代码并保存，进行综合编译，若在编译过程中发现错误，则找出并更正错误，直至编译成功为止。 程序清单： module ledwater(led,clk); //模块名ledwater output[7:0] led; //定义LED输出口 input clk; //定义时钟输出口 reg[8:0] led_r; //定义输出寄存器 assign led = led_r[7:0]; //寄存器输出 always @(posedge clk) //在时钟上升沿触发进程 begin led_r = led_r 1; //是，则输出左移一位 if(led_r == 9d0) //循环完毕吗？ led_r = 9b111111111; //是，则重新赋初值 end endmodule 3．从设计文件创建模块，由ledwater.v生成名为ledwater.bsf的模块符号文件。 4．新建图形设计文件命名为led_water.bdf并保存。在空白处双击鼠标左键，将symbol对话框中libraries:project下的ledwater模块放在图形文件led_water.bdf中，加入输入、输出引脚，双击各引脚符号，进行引脚命名。将与ledwater模块led[7..0]连接的引脚命名为led[7..0]，与clk连接的引脚命名为clock3。完整的顶层模块原理图如图1-1所示。 图1-1 流水灯顶层模块 5．选择目标芯片并对相应的引脚进行锁定，在这里所选择的器件为Altera公司的CycloneII系列的EP2C35F672C8芯片，引脚锁定方法如下表所列。将未使用的引脚设置为三态输入（一定要设置，否则可能会损坏芯片）设置方法。 信号 引脚 信号 引脚 信号 引脚 Led[0] R5 Led[3] P6 Led[6] R6 Led[1] P9 Led[4] P3 Led[7] T3 Led[2] P7 Led[5] R8 Clock3 AE14 6．将led_water.bdf设置为顶层实体。对该工程进行全程编译处理，若在编译过程中发现错误，则找出并更正错误，直至编译成功为止。 7．最后确保数字源（B4区域）的JP11的短路帽是处于ON位置，JP6中CLOCK3的短路帽处于2Hz位置：拿出Z-Blaster下载电缆，并将此电缆的两端分别接到到PC机的USB接口和实验箱主板模块上的JTAG下载口（提示：下载线有小箭头指示的为第1脚，与JTAG接口的J1脚相连），打开电源，执行下载命令，把程序下载到FPGA器件中，此时，即可在MagicSOPC试验箱上看到流水灯。 8．更改JP6排针CLOCK3处短路帽的位置。观察流水灯的变化。 注意： 选择好器件后，先编译顶层文件，后分配引脚，是比较有利的，因为编译之后，Quartus II软件会自动将所有输入.输出引脚记录下来，不需要重新输入各个引脚的的信号名。分配引脚也可以通过编辑*qsf文件（该文件可以用记事本打开）实现。 五、实验总结 1．文本输入的文件存盘时，文件名与模块名一致，即ledwater.v。 2．项目名称与顶层文件名一样，即led_water.qpf。 3．USB接口和实验箱主板模块上的JTAG下载口（提示：下载线有小箭头指示的为第1脚，与JTAG接口的J1脚相连）。 4．驱动的安装：在初次使用USB-Blaster编程器前，需首先安装USB驱动程序。 将USB-Blaster编程器一端插入P