基于FPGA的CVSD语音编解码器的设计与实现-计算机系统应用.PDF

2009 年 第 2 期 计 算 机 系 统 应 用 基于FPGA 的CVSD 语音编解码器 ① 的设计与实现 CVSD Voice Codec Based on FPGA 屈 星 唐 宁 严 舒 (桂林电子科技大学 信息与通信系 广西 桂林 541004) 摘 要： 介绍了一种直接在 FPGA 上实现连续可变斜率增量（CVSD ）调制的方法。根据《国标》1 建议的模 拟编译码器原理图，得到全数字 CVSD 编译码器，接着分析了整个编译码器的结构，着重讨论了主积 分器。采用 Verilog 语言编程，最后在 FPGA 上实现整个 CVSD 编译码器。试验表明，采用该方法设 计的 CVSD 编译码器实用性和可移植性好，且能方便应用于与其它语音编码的转换系统中。 关键词： CVSD 语音编码 自适应量阶 FPGA Verilog HDL 1 引言 硬件描述语言（HDL ）。这种设计方式最大缺点在于转 连续可变斜率增量（CVSD ）调制是一种在卫星通 换后的程序可读性差，且占用资源较多。本文采用硬 信、军事通信以及移动通信等领域广泛应用的语音波 件描述语言来直接设计 CVSD 编译码器，设计的程序 形编码技术，目前的语音蓝牙技术，绝大多数都是基 可读性好，并且只要所编程序足够简洁，就能得到硬 于 CVSD 语音编解码方案。相对于其它语音编码方式， 件最少的逻辑电路，另外，这种实现方式也使得对系 CVSD 最为突出的优点在于其优良的抗误码率，实践 统的后续升级和修改变得简单易行。 已经表明：在误码率低于 4%的情况下，CVSD 仍然能 提供良好的通信质量。 2 增量调制原理 目前，国内外实现CVSD 编码的方案主要有：通 增量调制（△M ）是在PCM 调制方式的基础上发 用可编程 DSP、用于特定目的的固定功能DSP 芯片组、 展起来的另一种模拟信号数字化传输的方法，PCM 采 专用集成电路（ASIC ）芯片以及FPGA 器件。一般来 用多位二进制数表示模拟信号，而增量调制只用一位 说，通用 DSP 实现较低速率的应用，专用 DSP 芯片 二进制数来描述相邻抽样值的变化趋势。增量调制分 组和 ASIC 芯片可实现较高速率的应用，但较昂贵且 为线性增量调制(Linear Delta Modulation ，LDM) 不够灵活。FPGA 综合了以上两种方案的优点，不但 和自适应增量调制(Adaptive Delta Modulation ， 保证处理数据的高速度、低功耗，而且开发调试更为 ADM)。LMD 中采用固定的量化台阶△，由于量阶固 方便。并且随着微电子技术和工艺的发展，FPGA 已 定，在量化编码的过程中会引起两类失真：一类是斜 经能支持各领域的众多复杂的 DSP 应用，且性价比也 率过载