Clock(时钟)1.60.pdf

Clock （时钟） 1.60 Features （特性）  快速定义新时钟  请参见系统或设计范围时钟  配置时钟频率容差 General Description （概述） 时钟组件具有两个重要功能：首先，它支持本地时钟的创建，其次，它支持在设计与系统及设计 范围时钟之间建立连接。有关所有时钟的详细信息，请参见Design-Wide Resources （设计范围 资源）( DWR ) Clock Editor （时钟编辑器）这部分。有关更多信息，请参见PSoC Creator Help （帮助） 的“Clock Editor （时钟编辑器）”这部分。 定义时钟有多种方法，例如：  作为自动选择时钟源的频率  作为用户选择时钟源的频率  作为分频器和用户选择的时钟源 如果指定频率，PSoC Creator 将自动选择能够产生最精确结果频率的分频器。若允许，PSoC Creator 还检测所有系统和设计范围时钟，并选择能够产生最精确结果频率的源和分频器对。 Appearance （外观） 时钟组件波形符号的颜色随时钟域的变化而变化（参见“DWR Clock Editor （时钟编辑器）” ），如 下所示：  数字- 波形颜色与数字连线的颜色相同，均为黑色外形。 Cypress Semiconductor Corporation • 198 Champion Court • San Jose, CA 95134-1709 • 408-943-2600 001-78343 Rev **  模拟- 波形颜色与模拟连线的颜色相同，均为黑色外形。  中间- 波形颜色为白色，无外形。 Input/Output Connections （输入/输出连接） 本节介绍时钟的各种输入和输出连接。I/O 列表中的星号(*) 表示I/O 可能在该I/O 说明中所列条 件的符号中隐藏。 时钟– 输出 时钟具有标准的输出终端，通过此终端，可以访问时钟信号。 数据域– 输出* 如果选择Force clock to be Analog Clock （强制时钟充当模拟时钟），此可选输出可以接入模 拟时钟的数据域输出。在Configure （配置）对话框中 ，使用Advanced （高级）选项卡中的选 项启用此输出。 Component Parameters （元件参数） 将Clock （时钟）拖入设计中 ，双击Clock （时钟），打开Configure （配置）对话框。 注意 ：对于您添加到设计中的任何本地时钟而言，DWR 时钟编辑器包含“Start on Reset” （“复位 启动” ）选项，默认情况下，此选项为启用状态。在某些情况下，您需要以编程的方式控制时钟， 例如，降低功耗。在这种情况下，取消选择“Start on Reset” （“复位启动” ）选项，在代码中插入 Clock_Start() 函数。更多信息，请参见此数据表中的“应用程序接口”这部分，或PSoC Creator 帮 助的“时钟编辑器”这部分。 001-78343 Rev ** 第2 页，共23 页 Configure Clock Tab （配置时钟选项卡） Configure Clock （配置时钟）选项卡包含时钟类型和源参数。根据您的选择 ，此选项卡将包含其 他各种参数 ，如下图所示 ： Figure 1 （图）. Clock Type （时钟类型）：New / Source （新建/源）：Auto 自动 001-78343 Rev ** 第3 页，共23 页 Figure 2 （图）. Clock Type （时钟类型）：New / Source （新建/源）：Specific Clock （特定 时钟） Figure 3 （图）. Clock Type （时钟类型）：Existing （现有的） 以下各节介绍时钟组件参数： 001-78343 Rev ** 第4 页，共