视频芯片_2.pptVIP

高清AVS视频编码芯片结构设计与FPGA验证北京大学数字媒体研究所 高清AVS视频编码芯片结构设计与FPGA验证 设计要求 设计方案 系统结构 应用前景 设计要求 支持AVS-P2 基准档次。 实时高清编码器：1920x1080@30fps/1280x720@30fps 支持I、P、B 帧 支持所有帧内预测模式(采用重构像素作为参考像素) 支持所有帧间预测模式 整像素有哪些信誉好的足球投注网站范围达到256x192(分层全有哪些信誉好的足球投注网站)，支持1/4 像素运动补偿. B 帧前后向各一个参考帧，P 帧2 个前向参考帧。 支持前向、后向、对称双向、直接、跳过等全部模式。 支持所有可变大小块模式16x16, 16x8, 8x16, 8x8。 设计要求 支持率失真优化(RDO)模式选择 仅支持帧模式,不支持场模式。 支持去块效应滤波。 码率控制算法由嵌入式处理器软件实现。 设计方案 编码芯片前端设计开发流程： AVS视频编码结构图 针对ASIC设计的AVS标准算法优化 大窗口全有哪些信誉好的足球投注网站IME； 全模式支持1/4像素精度FME， IME FME高效共享的片上有哪些信誉好的足球投注网站窗缓存结构； 基于率失真优化的模式选择算法； 对数据倚赖流水作业阻塞免疫的帧内预测算法； 结构优化的宏块级和块级流水线结构设计; EC和MD复用的游程编码 码表切换 码变复用； 适合VLSI实现的结构归整的运动矢量预测 硬件系统结构 系统流水线结构： VLSI实现系统关键参数分析 系统流水结构实时吞吐瓶颈 基于RDO模式选择 代价函数RDcost复杂度分析: DCT-H，DCT-V，Q，IQ， Zigzag Scan, VLC IDCT-H，IDCT-V 候选模式复杂度分析 帧内模式 Intra ：5x4 + 4x2 = 28次RDcost计算。 帧间模式 :运动预测方向+可变大小块分割模式 运动预测方向(前,后,双向对称)由IME FME完成选择 RDO MD仅仅选择可变大小块分割模式和直接模式 Inter ：6x6=36 次RDcost 计算。 RDO模式选择的可能性 H.264 颗粒度更小，模式更多 AVS相对颗粒度适中，模式相对比较少 AVS DCT IDCT块8x8比H.264的4x4块大，硬件消耗也大 权衡有实现RDO模式选择的可能性 RDO模式选择算法简化思路: I帧intra模式选择不简化, RDO模式选择 P,B帧中intra模式采用基于SAD判据 P,B帧内inter模式中的预测方向(前,后,双向对称)由IME FME完成选择 P,B帧内inter模式中的可变大小块模式选择由RDO模式选择实现 I帧 Intra ：5x4 + 4x2 = 28次RDcost计算。 P,B帧 8x8, 8x16, 16x8, 16x16, skip/direct, intra 这些模式需要7x6 = 42 次RDcost计算 RDcost计算 DCT-H，DCT-V，Q，IQ， Zigzag Scan, VLC, MD IDCT-H，IDCT-V, MD MD块级流水周期T=25cycles 如果不作简化，需要42+6=48T≈1200cycles 那么720P 30fps需要的系统时钟频率大约为: 108000MBs/sx1200 = 129.6Mhz 那么1080P 30fps需要的系统时钟频率大约为: 244800MBs/sx1200 = 293.7Mhz 简化: P.B帧 8x8(1), 8x8(2), 8x16, 16x8, 16x16, skip/direct, intra ----- skip/direct, intra, 3种候选模式 实际系统时钟频率： 设RDO块级流水周期为25cycles， 则RDO一级MB处理时间为25x37=925 cycles. MB级流水周期 系统时钟频率：1920x1088x30/256 = 244800MB/s 244800 x 925 = 226.44Mhz 1280x720x30/256 = 108000MB/s 108000 x 925 = 99.9Mhz