EDA技术及应用(第2版的)实验指导书.docVIP

EDA技术实验指导书 王卫平 编 安徽理工大学计算机学院 2012．9 实验一 熟悉MAXPLUSⅡ设计环境 （验证性实验） 一、实验目的 了解MAX+PLUSⅡ开发集成环境的输入编辑器、HDL综合器、仿真器、适配器和下载器，熟悉EDA设计流程。 二、实验内容 熟悉MAXPLUSⅡ操作界面和基本操作步骤。 三、实验仪器与器材 PC机。 四、实验基本原理 MAX+plus II 界面友好，使用便捷，被誉为业界最易用易学的EDA软件。MAX+plus II支持原理图、VHDL和Verilog语言文本文件，以及波形与EDIF等格式的文件作为设计输入，并支持这些文件的任意混合设计。MAX+plusII具有门级仿真器，可以进行功能仿真和时序仿真，能够产生精确的仿真结果。在适配之后，MAX+plusII生成供时序仿真用的EDIF、VHDL和Verilog三种不同格式的网表文件。 MAX+plusII支持主流的第三方EDA工具，如Synopsys、Cadence、Synplicity、Mentor、Viewlogic、Exemplar和Model Technology等。MAX+plusII支持除APEX20K系列之外的所有Altera FPGA/CPLD大规模逻辑器件。 MAX+plusII的管理器窗口 MAX+plusII的管理器窗口可以对MAX+plusII的所有功能进行管理和控制。 图1-2 MAX+plusII的图形编辑器 MAX+plusII图形编辑器(Graphic Editor)是一个国标选取模式的程序,可快速建立简单或复杂的设计。完成的文件格式为*. gdf，也可读入OrCAD*. sch。 附图1-3 MAX+plusII的HDL文本编辑器 MAX+plusII的HDL文本编辑器是很有弹性的工具，提供多种硬件描述语言的文字编辑与合成的环境。其中包括有： Altera Hardware Description Language (AHDL) Very High Integrated Circuit Hardware Description Language (VHDL) Verilog Hardware Description Language (Verilig HDL) 以AHDL语法编写的文件格式为*.tdf，以VHDL语法编写的文件格式则为*.vhd，而以Verilog HDL语法编写的文件格式则为*.v。可以设计程序创建一个符号文件供图形编辑器使用。 附图1-4 MAX+plusII的波形编辑器 MAX+plusII的波形编辑器是个可做多方面应用的编辑器：一方面可用来设计电路，其文件格式为*.wdf,另一方面则可以用来观察或输入仿真时的波形，文件格式为*.scf。 附图1-5 MAX+plusII的符号编辑器 MAX+plusII的符号编辑器可以用来观看一个逻辑电路的符号，也可以编辑或创建符号文件，文件的格式为*.sym。可由电路图编辑器中选取符号文件以图形模式编辑。 附图1-6 MAX+plusII的编译器窗口 MAX+plusII的编译功能是将电路设计文件转换成编程下载用的输出文件，包括*.pof文件与*.sof文件。编译成功后还会产生一些文件名相同但扩展名不同的文件，如*.cnf文件、*.rpt文件与*.snf文件。设计的程序必须经过编译后才可以进行时序分析、仿真与下载。 附图1-7 MAX+plusII的主菜单 MAX+plusII的主菜单用于启动各种应用功能，并在各种应用功能间切换。 附图1-8 MAX+plusII的新建文件 MAX+plusII的新建文件中包括4种类型，图形编辑文件（Graphic Editor file）、符号编辑文件（Symbol Editor file）、文本编辑文件（Text Editor file）和波形编辑文件（Waveform Editor file）。 附图1-9 MAX+plusII的仿真器界面 MAX+plusII的仿真功能非常强大，能够测试显现出所设计电路的逻辑与时序，故利用此仿真功能可以验证电路的正确性，并可以找出错误的原因。 附图1-10 MAX+plusII的时序分析器界面 MAX+plusII的时序分析功能可用来分析设计编译后合成的性质。将电路设计文件转换成下载用的输出文件，例如*.pof文件与*.sof文件。借助时间分析的功能可达到最佳的布局规划，从而加快所设计器件的的处理速度，时序分析器包括延时矩阵分析、建立和保持时间分析以及寄存器性能分析。 附图1-11 MAX+plusII的底层图编辑器界面 MAX+plusII的底层图编辑器，也可以称为