第7章 多级结构存储器系统概述与主存储器.pptVIP

第7章;本章主要内容;存储器系统的概念与目标;存储器系统的概念与目标;多级结构存储器系统;程序运行的局部性原理;多级结构存储器之间应满足的原则;两级存储器举例;;主存储器概述;半导体存储器的分类;静态和动态RAM芯片特性;主存储器的组成; n根地址线可以有2n个存储单元，地址范围是其地址线从全“0”到全“1”进行编码； m根数据线表示芯片字长为m； 每个芯片必须有片选信号，RAM还有读/写信号WE； 电源线、地线及其他。 例1 存储芯片的容量16K*8，问： （1）芯片的引出脚的最小数目应为多少？ （2）存储器芯片的地址范围是什么？ 答（1）16K=214 ，则地址线为14；字长8位，则数据线为8 片选CS、读/写WE、电源和地，故最小引脚数：26 （2）芯片的地址范围：0000H-3FFFH;SRAM芯片HM6116引脚图;ROM芯片28c64引脚图;(1)位扩展方式;(2)字扩展方式;(3)字、位扩展法;2.地址编码与译码;又称重合法, 适用二维编址。 把地址线分成接近相等的两段, 分别供X地址和Y地址译码器译码。X和Y方向的选择线在存储体内的每个单元交叉，以选择相应的记忆单元。 大大减少了X、Y方向的译码的数目。存储容量越大，优势越明显。;3.读/ 写操作与时序;教学计算机的内存储器实例;存储器字位扩展;;存储器字位扩展;若某CPU的地址总线16根(A15~A0)，双向数据总线8根(D7~D0)，控制总线中与主存有关的信号有MREQ(允许访存），R/W。现要求主存地址空间分配如下： 0~8191为系统程序区，只读； 8192~32767为用户程序和工作区； 最后(最大地址)2K为系统程序工作区。 现有如下存储器芯片： EPROM：8K×8位(控制端仅有CS) SRAM：16K×1位，2K×8位，4K×8位，8K×8位 请从上述芯片中选择适当芯片设计该计算机主存储器，并画出主存储器逻辑框图、片选逻辑、与CPU 的连接。;1. 写出地址范围，划出高位地址 A15 A12 A0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 第一片 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0000-1FFFH 共8K 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 第二片 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 2000-3FFFH 共8K 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 第三片 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 4000-5FFFH 共8K 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 第四片 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 6000-7FFFH 共8K 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 第五片 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 F800-FFFFH 共2K;;y1;提高储存器系统性能的途径—快速读写;提高储存器系统性能的途径—并行技术;提高储存器系统性能的途径;7-3 提高存储器系统性能的途径