第4章 F2812 时钟和控制系统.pptVIP

TI C2000;第二部分：F2812 时钟与控制系统;本部分内容;GPIO;GPIO复用寄存器;GPxQUAL：输入限定控制寄存器;GPIO数据寄存器;C28x GPIO MUX/DIR 寄存器;;C28x GPIO 寄存器结构;GPIO A GPIOA0 / PWM1 GPIOA1 / PWM2 GPIOA2 / PWM3 GPIOA3 / PWM4 GPIOA4 / PWM5 GPIOA5 / PWM6 GPIOA6 / T1PWM_T1CMP GPIOA7 / T2PWM_T2CMP GPIOA8 / CAP1_QEP1 GPIOA9 / CAP2_QEP2 GPIOA10 / CAP3_QEPI1 GPIOA11 / TDIRA GPIOA12 / TCLKINA GPIOA13 / C1TRIP GPIOA14 / C2TRIP GPIOA15 / C3TRIP ;C28x GPIO 功能框图;;F2812的时钟及看门狗;F2812芯片上设计了一个相位锁定模块(PLL)，这个模块将会提供整个芯片所需频率源。 PLL提供了4 位(PLLCR[3:0])的PLL倍率选择，共10种放大倍率，可动态改变CPU的频率。 ;;时钟模块的两种模式： PLL未被禁止的情况下（旁路或使能），使用外部晶振给 2812 提供时钟信号，使用 X1/CLKIN 引脚和 X2 引脚； PLL 被禁止的情况下，旁路片内振荡器，由外部时钟源提供时钟信号，即将外部振荡器的信号输入到X1/XCLKN引脚，此时 X2引脚悬空。;时钟输入信号 XCLKIN 和时钟模块输出信号CLKIN 之间的关系： ;C28x Osc / PLL 时钟模块PLLCR @ 7021h;平常使用的是第 3 种方式，即 PLL 使能。通常采用 30M 的晶振来给 2812提供时基。当PLLCR 的DIV 位被设置成最大值，即1010 的时候，CPU 的时钟将达到 150MHZ，是2812所能支持的最大时钟频率。;所有外设电路的频率都是由SYSCLKOUT经过除频而来，F2812将所有外设分成两类，分别是： 1.高速外设：包括事件管理模块(EVA，EVB)及ADC。 2.低速外设：包括SCI-A/B、SPI、McBSP。 HSPCLK：高速外设的频率，可经由HISPCP缓存器改变其频率。 LSPCLK：低速外设的频率，可经由LOSPCP缓存器改变其频率。 ;2812芯片内各种时钟信号的产生情况;时钟单元寄存器;外设时钟控制寄存器PCLKCR @ 701Ch;外设时钟控制寄存器 p99PCLKCR @ 701Ch;外设时钟控制寄存器PCLKCR @ 701Ch;高/低速外设时钟预定标寄存器HISPCP @ 701Ah / LOSPCP @ 701Bh;高速外设时钟预定标寄存器功能定义p100 HISPCP @ 701Ah ;低速外设时钟预定标寄存器功能定义p101 LOSPCP @ 701Bh;看门狗定时器;看门狗定时器;看门狗定时器模块;;看门狗定时控制寄存器 WDCR @ 7029h;看门狗??位密钥寄存器 WDKEY @ 7025h;;系统控制和状态寄存器SCSR @ 7022h;系统控制和状态寄存器SCSR @ 7022h;低功耗模式;PCLKCR寄存器;;低功耗方式控制0寄存器LPMCR0 @ 701Eh;低功耗模式控制1寄存器LPMCR1 @ 701Fh;