微机第12章串行通信和串行接口.ppt

第12章 串行通信和串行接口 常用的调频制采用FSK (开关法)。它的工作原理如图12-8所示。f1和f2是两种不同频率的输人端，K1和K2是两个电子开关，DATA是数字0/1的输人端。当工作 时，发送的数字信号经DATA输入，若是0，打开电子开关K2，频率f2经运算放大器输出；若是1，打开电子开关K，频率f1经运算放大器输出；从运算放大器输出得到调制后的输出信号,信号中频率低的表示0,频率高的部分表示1。 12. 2 8251 A串行接口 常用的串行接口依它所支持的串行通信方式不同，可分为三类：第一类只支持异步通信方式，典型的芯片有Intel 8250和16550 DART;第二类不仅支持异步通信方式，而且还支持同步通信方式，典型的芯片有Intel 8251 ;第三类既支持异步通信方式，又支持同步通信方式，更支持SDLC/HDLC方式，典型的芯片有Z80一SIO，其中以Intel 8251 A芯片最为普及。 Intel 8251 A芯片是通用的串行同步和异步收发器（USART )，它必须编程使用（使用之前先通过编程对它初始化）。 8251A具有以下主要特点： 1)支持同步和异步串行通信，并可用编程选择。 2)在异步通信时，可用编程选择异步通信信息格式。信息格式在发送时自动形成。 3)在同步通信时，可用编程选择同步通信信息格式。信息格式在发送时自动形成。 4)支持全双工方式。 5）在异步通信时，波持率允许在0一19 200bit/s范围内；在同步通信时，波持率允许在0一64 000bit/s范围内。 6）支持出错检测，能对奇偶出错、帧格式出错和溢出错误进行检测。 7）与多种类型的CPU能够兼容。 8)支持TTL逻辑电平。 12. 2. 1 8251 A组成和工作原理 8251A串行接口的功能结构如图 12-9所示。从图12-9中可以看出，它是由9个功能模块组成。按接口概念把它们归为三个部分。 一、与CPU连接部分 1)数据总线缓冲器。数据总线缓冲器是8251A与系统数据总线的接口，它是双向三态缓冲器。由图12-9可见，数据总线缓冲器通过内部数据总线与发送缓冲器、接收缓冲器以及内部寄存器（图未画出）相连，在相互间传送信息。它在两者之间传递三种信息：CPU写入8251 A的编程控制字；以及CPU与8251间传送的数据。即发送或接收的 数据。 2)读／写控制逻辑。读／写控制逻辑是8251 A与系统地址总线和控制总线的接口，一方面它接收芯片地址（通过CS引脚）和芯片内部端口地址A0（通过C/D引脚），实现对芯片内部口地址的译码；另一方面它又接收CPU的读／写命令，完成对8251 A的写人和读出操作。 二、内部逻辑电路 内部逻辑电路的核心是控制字寄存器。它与控制字译码器、操作信号发生器等组成内部逻辑电路，以控制8251A按时序操作，这个时序是由系统时钟（CLK）形成的。这一部分电路在功能结构图中是隐含的。 8251 A控制字寄存器有4个：1个8位工作方式（模式）寄存器，2个8位同步字符寄存器，1个8位命令（控制）寄存器。它们的作用是存放CPU送来的控制字。8251A还有1个8位状态 寄存器，作用是保存8251A的工作状态标志。 8251 A的控制字寄存器、状态寄存器以及发送缓冲器、接收缓冲器构成了8251A的内部寄存器，也称为编程结构。这是CPU通过IN/OUT指令能访问的部分。 三、与I/0连接部分 与 I/0连接部分，其实是指发送器和接收器。由图12-9可见，发送器包括3个模块：发送缓冲器、并--串转换电路和发送器控制电路；接收器包括3个模块：接收缓冲器、串--并转换电 路和接收器控制电路。 在发送工作前，CPU用OUT指令输出的数据，经数据总线缓冲器进人发送缓冲器；发送时，数据由发送缓冲器进人并--串转换电路。并--串转换电路实质上是移位寄存器，它能将8位并行输入数据，在发送时钟TxC的控制下串行移位输出。 异步通信时，在发送器控制电路的控制下，数据串行输出时自动加上起始位、停止位，自动形成校验位，即自动形成信息格式，然后从TxD引脚输出。发送完成后，发送器空，发出TxRDY信号，去请求发送中断（可通过82C59A )。此后等待CPU用OUT指令输出数据到发送缓冲器，进行新一轮的发送。 在接收时，通过RxD接收的串行数据，在RxC的控制下串行移位输人。异步通信时，在接收器控制电路的控制下，自动去除起始位、停止位、校验位，仅保留数据位，并存在串--并转换电路（移位电路）中；而且自动进行读出校验，待正确后，数据由串--并转换电路进人接收缓冲器