自动可乐售货机.docVIP

课 程 设 计 任 务 书 专 业 电子信息 班 级 08电子1 姓 名 唐刚 设 计 起 止 日 期 2010-7-5~2010-7-11 设计题目： 自动可乐售货机 每次只能售出1罐可乐，当所投硬币达到或超过购买者所选面值时，售出1罐可乐，并找回剩余的人民币，回到初始状态；当所投人民币不足面值时，可以通过一个复位键退回所投硬币，回到初始状态。 指导教师评语： 成绩： 签字： 年 月 日 自动可乐售货机 通过实践深入理解计算机组成原理，了解掌握VHDL硬件描述语言的设计方法和思想通过学习的VHDL语言结合电子电路的设计知识理论联系实际，掌握所学的课程知识基本单元电路的综合设计应用。通过对的设计，巩固和综合所学，提高IC设计能力，提高分析、解决计算机技术实际问题的独立工作能力。 用两个发光二极管分别模拟售出面值为3元和5元的可乐，购买者可通过开关选择一种面值的可乐，灯亮时表示可乐售出。用开关分别模拟1元，5元和10元人民币投入，用发光二极管分别代表着回剩余的硬币。 要求每次只能售出1罐可乐，当所投硬币达到或超过购买者所选面值时，售出1罐可乐，并找回剩余的人民币，回到初始状态；当所投人民币不足面值时，可以通过一个复位键退回所投硬币，回到初始状态。 2.1 MAX+PLUS II软件 MAX plus II软件是一款高效的、非常灵活的数字电路开发设计软件,它提供了多种输入方法供设计者选用,利用合适的输入方法设计完数字系统之后,设计者可利用逻辑综合工具进行逻辑综合,并可以用仿真器进行软件仿真,使设计者能够尽早发现设计中的错误,缩短设计周期,能直观便捷和操作灵活的原理图输入设计功能，同时还配备了适用于各种需要的元件库。该软件能进行任意层次的数字系统设计，对系统中的任意层次，或任意元件的功能进行精确的时序仿真；通过编译和编程下载，能在FPGA或CPLD上对设计项目随时进行硬件测试验证,对器件的了解可使设计者更好的利用器件资源,掌握硬件描述语言可以快速的用VHDL进行设计。 进入编辑VHDL语言界面，屏幕上用鼠标点击File选项,此时出现子菜单如图所示 图1 编辑VHDL语言界面 由于是输入新文件,故点击子菜单中的NEW项,接着屏幕出现NEW的对话框如图1-1所示 图2 NEW的对话框 选择第三项,,点击对话框的OK按钮,屏幕将会出现一个无名的编辑窗口,如图1-2所示 图3 文本编辑窗口 在无名的文本编辑窗口下输完程序后点击File下的Save,在屏幕上会弹出一个对话框, 在FileName中输入文件名,文件名必须跟程序中的工程名一致,文件的扩展名为.VHD。 2.2 、EDA技术的的 1、文本/原理图编辑与修改。首先利用EDA工具的文本或图形编辑器将设计者的设计意图用文本或图形方式表达出来。 　　2、编译。完成设计描述后即可通过编译器进行排错编译，变成特定的文本格式，为下一步的综合做准备。 　　3、 综合。将软件设计与硬件的可实现性挂钩，是将软件转化为硬件电路的关键步骤。 　　4、 行为仿真和功能仿真。利用产生的网表文件进行功能仿真，以便了解设计描述与设计意图的一致性。　　5、适配。利用布局布线适配器将综合后的网表文件针对某一具体的目标器件进行逻辑映射操作，其中包括底层器件配置、逻辑分割、逻辑优化、布局布线。适配报告指明了芯片内资源的分配与利用、引脚锁定、设计的布尔方程描述情况。 　　6、 功能仿真和时序仿真。 7、 下载。如果以上的所有过程都没有发现问题，就可以将适配器产生的下载文件通过下载电缆载入目标芯片中。 8、 硬件仿真与测试。 VHDL(Very-High-Speed Integrated Circuit Hardware Description Language)主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可是部分,及端口)和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本。 2.4.2 VHDL语言的特点 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity kele is port(m1,m5,m10:in std_