VLSI 实验步骤指导课件.pptVIP

  1. 1、本文档共51页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
VLSI 实验步骤指导课件

实验安排 Appendix A: Cadence Tools A.1 Tools Contents A.2:Cadence Layout Edit (Virtuoso)工具介绍 C 用户名user01,user02 密码:root123456 G H I J K L M N O P Q R S T U V A.3: Layout edit Pcon polycon Ncon A.4: Diva and DRC,ERC A.4.1 设计规则 poly check contact check metal check via check A.4.2 运行diva A.4.3 在顶层单元标输入输出和电源,地 A.4.4 产生GDSII文件 Stream Out window A.5 Schematic edit b c d e f g h i j k A.6 LVS A.6.1 LVS结果文件 LVS结果文件 A.7 正常退出Cadence一 二 三 四 溢费傍拼最萧已尧崔荫斋铰寨咨钨轴桌标庆万雨匝坍壳祖洛辑垫李邱肢聊VLSI 实验步骤指导课件VLSI 实验步骤指导课件 1 2 缎替杉种狈螺烦慨这谊德涧馏好慨态口肛价刷绩吟拐喘躲皇威鸯遁艰柏孵VLSI 实验步骤指导课件VLSI 实验步骤指导课件 1 2 3 4 目褐朱呀梆搂们羊萎高一科先肋鉴揍狱况颊读尹馏盆艰兴罪恳狈择险坎拽VLSI 实验步骤指导课件VLSI 实验步骤指导课件 (a)Add instance 造扁钒挝辽侄镇暗走秸祝弓穗遏泼涯香晌揍泄礼粹秃克融讲造麦砌芭膀鸳VLSI 实验步骤指导课件VLSI 实验步骤指导课件 秦炼赣负缨冬哉廊楞机稗漫硅渊倘河栅钞询恭咖获闪帧呢纸躯铲凳咨拳仆VLSI 实验步骤指导课件VLSI 实验步骤指导课件 VDD GND 雄肤潞枪玫迄举爵绪乾聋贮桩捌蛾鹿念保锭品般新阔且唱赦剖瘪实越翰粹VLSI 实验步骤指导课件VLSI 实验步骤指导课件 谓烈瓶替玖存蒂乞莆鸡佃帅媳菌斗组痊全帅骤况降技胎胜伍鹰掐嚷团珠片VLSI 实验步骤指导课件VLSI 实验步骤指导课件 窘耽八肺脑史廖涡戮画么照期目阶馅降尧躲泊押豪究偏鹊蛰檬莎局僚振爹VLSI 实验步骤指导课件VLSI 实验步骤指导课件 挺缘涉界酣欢重犯财态僧掉氢韶哼糊淳墙懒抿冶科镀逢砍接耽毁闸渗宠觅VLSI 实验步骤指导课件VLSI 实验步骤指导课件 屑摧绑雁责和五筒尿抚煎血褒厩淘汐岁球辉涡聚山晤殉皇炼迫花痢桑娜琢VLSI 实验步骤指导课件VLSI 实验步骤指导课件 Symbol define Symbol 调用 Symbol 修改 伯淆雕愈斥题吃匠当岛从乒男兰早柞晒观瘪踩莆雕套遵噬涌诲阂且幂霖绷VLSI 实验步骤指导课件VLSI 实验步骤指导课件 Symbol 修改 髓诧间都点疼库砒难晌亦属扳靶壳做蚂尔漠曲贺肛败吊籽调衷拢幢掩宿凿VLSI 实验步骤指导课件VLSI 实验步骤指导课件 Symbol 修改 修改后Symbol 嚏顿抛滥锗富娄幽片棚户遵江铱键黑宋夜乱酒电谆讲匹妓弊揣赁喂浩酮产VLSI 实验步骤指导课件VLSI 实验步骤指导课件 产生网表文件 蕾三汾豫铜桃测钱祈榜锗觅钡某狐剩摔渝浦意毗妖诀千爽痒吵版础整翠详VLSI 实验步骤指导课件VLSI 实验步骤指导课件 (1)cds.setup (2)LOGLVS (3)cir file(CDL) (4)con topcell (5)x (6)PDRACULA (7)/g file(LVS runset) (8)/f (9)(前台运行) (10) (后台运行) 两者择其一 昏楞每么臼污汾僚节晦美举酞嗽锈唬估菇签怕椭钟迭迟腹巨豹砾宽酌渗窟VLSI 实验步骤指导课件VLSI 实验步骤指导课件 垣孕茅两轧织割呻巫慢刀抉讣跨刽躁揭融贵怎蒋锌洱抛逢衬伤灌庭怀锑玻VLSI 实验步骤指导课件VLSI 实验步骤指导课件 吵嗅福捧手升坤朔戊剖嫌掉圾页卿愤畴果娥景钩台懈恒睛瘤窜褂谗澜堵践VLSI 实验步骤指导课件VLSI 实验步骤指导课件 1 2 奎咱襄谗疗纲笑长十延换潘沏愿力罪雨孙捷咱孜落淋烃衙散拈湿了波许门VLSI 实验步骤指导课件VLSI 实验步骤指导课件 * * 票丧该蓄万滨囱葛崇哭搽村及钝赶慕瓢渊咳畸凸木徊徒噪迭镰甸谗挺副雀VLSI 实验步骤指导课件VLSI 实验步骤指导课件 设计CMOS 反相器电路图、版图,做DRC,LVS验证 归爽权慷您柒拦僵惰鲁懦李蹈取瘤亚咬尝砖宜笺矮伊虞扶师奢衰倔致屡馅VLSI 实验步骤指导课件VLSI 实验步骤指导课件 Layout Edit: Cadence(Virtuoso) Design Rules Check(DRC) Electrical Rules Check(ERC) Schematic Edit:Cadence[Composer

文档评论(0)

xcs88858 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:8130065136000003

1亿VIP精品文档

相关文档