基于最佳接收的uart的设计与实现.pdfVIP

蹶人瓦狡不嵌入式技术 基于最佳接收的UART的设计与实现 何健标，王宏远，林静宜，李众奇 (华中科技大学电信系数字视频技术与通信研究所，湖北武汉430074) 摘要：针对通用异步接收和发送器UART对随机脉冲干扰特别敏感的弱点，引入数字相关器， 针对同步模块和数字相关器等关键部件进行逻辑设计优化，使UART性能大为提高。 关键词：UART最佳接收数字相关器FPGA 在嵌入式系统设计中常使用通用异步接收和发送 器UART(U珥versalAsynchronousReceiver／1ransmitter)实现 边沿信号 系统控制信息或低速数据信息的传输，而UART所采用 不适合采 的奇偶校验方式不具备前向纠错能力，检错能力也有 限，所以在设计UART时要尽可能提高其抗干扰能力， 以加强系统的可靠性。 1基于最佳接收的UART 图3随机脉冲干扰对采样的干扰 目前UART中的接收器多采用如图1所示的设计。 为了尽可能地减弱随机干扰及其他干扰给信号接 收带来的影响，引入最佳接收机结构来设计UART的接 收器，以实现信号的最佳接收。等概率二进制确知信号 (异步串口通信的信号即属于此情况)的最佳接收机结 构如图4所示。 图1普通接收器的设计框图 同步模块的作用是检测异步串口的同步位(Sync 位)并提取抽样判决需要的采样信号，使抽样判决模块 ，，(￡) 尽量在输入信号RXD的码元中部对信号采样(如图2)。 因为信号在码元边沿跳变时会有振铃或过冲等抖动，所 以码元的边沿部分不适合采样。要想获得较佳的抽样判 图4等概率二进制确知信号的 决效果，最好在靠近码元中部的位置对接收到的信号进 最佳接收机结构图 行抽样判决。 图4中的乘法器和积分器实质上构成了一个相关 器，因此上述结构又称为相关器形式的最佳接收机。其 边沿信号 不适合采 中相关器的输出“(￡)由下式定义： 0 f f u(f)=JⅣry(f)s(f)山 而UART的接收器是数字接收器件，所以相关器的 图2码元中部的最佳采样时刻 功能由卷积器实现。即： k 这种在码元中部进行抽样判决的接收方法可以有 U(|j}即=乞 l，(nr)术s(nr) 效去除振铃、过冲等信号的边沿抖动带来的影响，但无 n=^一Ⅳ+l 法解决随机脉冲干扰带来的问题。如图3所示，随机脉 其中：r为采样周期，Ⅳ表示一个码元的时间包含』、r 冲干扰可能在任何时刻出现。即使同步模块工作正常， 个采样周期。 使得抽样判决总处在码元中部的最佳采样时刻，也有可 能由于随机脉冲干扰造成判决错误。