扩散上.pptVIP

集成电路工艺原理 仇志军 zjqiu@fudan.edu.cn 邯郸校区物理楼435室 INFO130024.02 集成电路工艺原理 第六章 扩散原理 (上) 大纲 第一章 前言 第二章 晶体生长 第三章 实验室净化及硅片清洗 第四章 光刻 第五章 热氧化 第六章 热扩散 第七章 离子注入 第八章 薄膜淀积 第九章 刻蚀 第十章 后端工艺与集成 第十一章 未来趋势与挑战 掺杂（doping）：将一定数量和一定种类的杂质掺入硅中，并获得精确的杂质分布形状（doping profile）。 MOSFET：阱、栅、源/漏、沟道等 BJT：基极、发射极、集电极等 掺杂应用： B E C p p n+ n- p+ p+ n+ n+ BJT p well NMOS 杂质分布形状（doping profile）举例 掺杂过程 气/固相扩散 离子注入 或 退火 预淀积＝ 优点 缺点 预淀积控制剂量 恒定剂量推进退火 受到固溶度限制 注入损伤增强扩散 低剂量预淀积困难 沟道效应会影响杂质分布 需要长时间驱入退火方可能获得低表面浓度 损伤错位会导致结漏电 灵活 高浓度浅结形成 精确的深度控制 1011～1016/cm2剂量 精确剂量控制 无损伤掺杂 室温掩蔽 气/固相扩散 离子注入 基本概念 结深 xj （Junction Depth） 薄层电阻 Rs （Sheet Resistance ） 杂质固溶度（Solubility) 1、结深的定义 xj : 当 x = xj 处 Cx（扩散杂质浓度）= CB（本体浓度） 器件等比例缩小k倍，等电场要求xj 同时缩小k倍 同时 要求xj 增大 在现代COMS技术中，采用浅结和高掺杂来同时满足两方面的要求 2、薄层电阻 RS（sheet resistance） 方块电阻 t l w 薄层电阻定义为 方块时，l＝w，R＝RS。所以，只要知道了某个掺杂区域的方块电阻，就知道了整个掺杂区域的电阻值。 RS：表面为正方形的半导体薄层，在电流方向呈现的电阻。单位为 ?/?（即?） RS：正方形边长无关 其重要性： 薄层电阻的大小直接反映了扩散 入硅内部的净杂质总量 物理意义： 薄层电阻的大小直接反映了扩散入硅内部的净杂质总量 q 电荷，? 载流子迁移率，n 载流子浓度 假定杂质全部电离 载流子浓度 n = 杂质浓度 N 则： Q：从表面到结边界这一方块薄层中单位面积上杂质总量 对于不均匀的杂质分布 p 型杂质 n(x) 高斯扩散的 Irvin 曲线 3、杂质固溶度（dopant solid solubility） 固溶度（solid solubility）：在平衡条件下，杂质能溶解在硅中而不发生反应形成分凝相的最大浓度。 电固溶度 超过电固溶度的杂质可能形成电中性的聚合物，对掺杂区的自由载流子不贡献 As在硅中的固溶度: 2?1021 cm-3 As的电学可激活浓度: 2?1020 cm-3 扩散的微观机制 (a) 间隙式扩散（interstitial） (b) 替位式扩散（substitutional） 间隙扩散杂质：Na, K, O，Au，Fe，Cu，Ni，Zn，Mg 替位扩散杂质：As， Al，Ga，Sb，Ge。 替位原子的运动一般是以近邻处有空位为前题 B，P，一般作为替位式扩散杂质，实际情况更复杂，包含了硅自间隙原子的作用，称填隙式或推填式扩散 填隙式（ interstitial assisted kick-out)或推填式扩散（Interstitialcy-assited) 间隙原子 推填子 间隙式扩散： Au, Ag, Cu, Fe, Ni等 间隙原子必须越过的势垒高度 Ei Ei 约为0.6 ? 1.2 eV 跳跃几率和温度有关 振动频率?0＝1013～1014/s 快扩散杂质 T：绝对温度，k：玻尔兹曼常数 在温度T，单位晶体体积中的空位数 每一格点出现空位的几率为 Nv/N，替位式原子必须越过的势垒高度为Es; Es + Evac约3 ? 4 eV 跳跃几率为 慢扩散杂质 替位式扩散：B, P, As, Sb等 Ea：本征扩散激活能， D0和温度弱相关，而主要取决于晶格 几何尺寸和振动频率v0 表观扩散系数： Ea 小，间隙扩散 Ea大，替位扩散 本征扩散系数 D：cm2/sec 当NA、NDni（在一定温度下）时，称为本征掺杂。 D0(cm2/s) Ea(eV) B 1.0 3