.第六章 MOSFET.ppt

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 当输入电压为低电压时(即Vin=0，VGSn=0＜VTn)，n沟道MOSFET关闭，然而由于|VGSp|≈VDD|VTp|，(VGSp与VTp为负值)，所以p沟道MOSFET为导通态．因此，输出端通过p沟道MOSFET充电至VDD。 当输入电压逐渐升高，使栅极电压等于VDD时，因为VGSn=VDDVTn，所以n沟道MOSFET将被导通，而由于|VGSp|≈0|VTp|，所以p沟道MOSFET将被关闭．因此输出端将经n沟道MOSFET放电至零电势． * 输入低电压 n沟道MOSFET关闭 p沟道MOSFET导通 输出高电压 输入低电压 n沟道MOSFET导通 p沟道MOSFET关闭 输出低电压 * 如图所示为CMOS反相器的输出特性，其中显示Ip以及In为输出电压(Vout)的函数．Ip为p沟道MOSFET由源极(连接至VDD)流向漏极(输出端)的电流；In为n沟道MOSFET由漏极(输出端)流向源极(连接至接地端)的电流． 需注意的是在固定Vout下，增加输入电压(Vin)将会增加In而减少Ip。然而在稳态时，In应与Ip相同．对于给定一个Vin，可由In(Vin)与Ip(Vin)的截距，计算出相对应的Vout． * 如图所示的Vin-Vout曲线称为CMOS反相器的传输曲线。 CMOS反相器的一个重要的特性是，当输出处于逻辑稳态(即Vout=0或VDD)时，仅有一个晶体管导通，因此由电源供应处流到地端的电流非常小，且相当于器件关闭时的漏电流．事实上，只有在两个器件暂时导通时的极短暂态时间内才会有大电流流过。因此与其他种类如n沟道MOSFET、双极型等逻辑电路相比，其稳态时的功率损耗甚低． * 闩锁（latch-up） 为了在CMOS应用中能同时将p沟道与n沟道MOSFET制作在同一片芯片上，需要额外的掺杂及扩散步骤，以便在衬底中形成“阱”或“盆(tub)”．阱中的掺杂种类与周围衬底不同．阱的典型种类有P阱、n阱以及双阱．图6.31为使用p阱技术制作的CMOS反相器的剖面图．在此图中，p沟道与n沟道M()SFET分别制作于n型硅衬底以及P阱之中． * CMOS电路的阱结构最主要的问题在于闩锁现象．闩锁是由阱结构中寄生的p-n-p-n二极管作用所造成的．如图6.31所示，寄生的p-n-p-n二极管是由一横向的p-n-p及一纵向的n-p-n双极型晶体管所组成的． 当发生闩锁时，一大电流将由电源供应处（VDD）流向接地端，导致一般正常电路工作中断，甚至会由于高电流散热的问题而损坏芯片本身。 * 为避免发生闩锁效应，必须减少寄生双极型晶体管的电流增益． 一种方法是使用金掺杂或中子辐射，以降低少数载流子的寿命，但此方法不易控制且也会导致漏电流的增加． 深阱结构或高能量注入以形成倒退阱(retrograde well)，可以提升基极杂质浓度，因而降低纵向双极型晶体管的电流增益． 在倒退阱结构中，阱掺杂浓度的峰值位于远离表面的衬底中． * 一种减少闩锁效应的方法，是将器件制作于高掺杂衬底上的低掺杂外延层中，如图6.33所示．高掺杂衬底提供一个收集电流的高传导路径，这些电流随后会由表面接点流出． * CMOS有低功率消耗及高器件密度的优点，使其适用于复杂电路的制作．然而与双极型技术相比，CMOS的低电流驱动能力限制了其在电路上的表现．BiCMOS是将CMOS及双极型器件整合在同一芯片上的技术．BiCMOS电路包含了大部分的CMOS器件以及少部分的双极型器件，它综合了双极器件高跨导、强负载驱动能力和CMOS器件高集成度、低功耗的优点，使其互相取长补短，发挥各自优势，给高速、高集成度、高性能的LSI及VLSI的发展开辟了一条新的道路．然而，这需增加额外的制作复杂度、较长的制作时间及较高的费用． 双极型CMOS（BiCMOS） * 在某些应用中，MOSFET被制作在绝缘衬底上而非半导体衬底上．然而这些晶体管的特性与MOSFET非常相似．如果沟道层为非晶或多晶硅时，通常我们称这些器件为薄膜晶体管(thin film transistor，TFT)；如果沟道层为单晶硅时，我们称之为绝缘层上硅(silicon-on-insulator，SOI)． 1 薄膜晶体管 （TFT） 氢化