双端口RAM的介绍.pdfVIP

1 常用双端口 RAM 的结构特点 1.1 通用集成电路组成的双端口 RAM 1 RAM 采用通用集成电路组成的双端口 如图 所示。一般的 只有一套地址总线、数据总线和读写控 制线，因此，两端 CPU 芯片的三总线必须经过缓冲隔离才能共享静态 RAM。具体工作过程是两个CPU 的地址信号和读写控制信号全中接入仲裁电路，由仲裁电路判断访问双端口 RAM 的CPU，并使能相应的 总线缓冲器。若两个 CPU 在同一段时间内访问共享的 RAM 的发生竞争，则由仲裁电路迫使后访问的 CPU 处于等待状态，一旦前一个 CPU 访问结束，再由仲裁电路打开缓冲器，以使后一个 CPU 接通 RAM 并进行访问。 该电路的特点是成本低、简单且存储量大，其容量在 64k～128k 之间。缺点是在两个 CPU 发生竞争时， 有一方 CPU 必须等待，因而降低了访问效率。 1.2 专用双端口 RAM 芯片 目前市场上有多种专用双端口RAM 芯片，如 IDT7132/7142 DS1609 等。这些芯片有两套完全独立的数 据线、地址线和读写控制线，因而可使两个 CPU 分时独立访问其内部 RAM 资源。由于双 CPU 同时访问 时的仲裁逻辑电路全部集成在双端口 RAM 内部，因而需要用户设计的电路比较简单。双端口RAM 内一 般都有一个总线抢占优先级比较器，只要双 CPU 不同时访问同一存储单元，那么较先送出地址的 CPU 将拥有该单元的本次访问优先权，而另一个 CPU 的地址与读写信号将被屏蔽掉，同时通过“busy”引脚告 CPU 知该 以使之根据需要对该单元重新访问或撤消访问。 专用双端口 RAM 的优点是通讯速度快，实时性强，接口比较简单，两边CPU 都可主动进行数据传输； 缺点是成本高，需要克服竞争现象。 以上两种技术方案各有优点，在要求存储量较大时，一般采用通用集成电路组成的双端口RAM；在通信 实时性要求较高的而通信数据量不大时，一般采用专用双端口 RAM 芯片。 在实际应用中，双端口 RAM 与并行接口与串行接口相比，它不仅能利用其两端口异步操作来读写数据， 而且可用作多 CPU 微处理系统 CPU 的数据交换接口，从而简化了对各CPU 之间数据通信规约的要求， 提高了系统数据通信处理的可靠性，同时提高了 CPU 之间数据交换的实响应速度。 随着计算机应用领域的不断扩大，处理的信息量越来越多，对存储器的工作 速度和容量要求也越来越高。此外，因 CPU 的功能不断增强，I/O 设备的数 量不断增多，致使主存的存取速度已成为计算机系统的瓶颈。可见，提高访 存速度也成为迫不及待的任务。 为了使 CPU 不致因为等待存储器读写操作的完成而无事可做,可以采取 一些加速 CPU 和存储器之间有效传输的特殊措施: （1）采用更高速的主存储器，或加长存储器的字长； （2）采用并行操作的双端口存储器； （3）在 CPU 和主存储器之间插入一个高速缓冲存储器（Cache），以缩 短读出时间； （4）在每个存储器周期中存取几个字．(采用交叉存储器) 1.双端口存储器的逻辑结构? 双端口存储器是指同一个存储器具有两组相互独立的读写控制线路,由 于进行并行的独立操作，是一种高速工作的存储器。 2K×16 位双端口存储器 IDT7133 的逻辑功能方框图演示 当两个端口的地址不相同时，在两个端口上进行读写操作，一定不会发 生冲突。当任一端口被选中驱动时，就可对整个存储器进行存取，每一个端 口都有自己的片选控制和输出驱动控制。 2.无冲突读写控制? 当两个端口的地址不相同时，在两个端口上进行读写操作，一定不会发 生冲突。当任一端口被选中驱动时，就可对整个存储器进行存取，每一个端 口都有自己的片选控制和输出驱动控制。 3.有冲突的读写控制 ? 当两个端口同时存取存储器同一存储单元时，便发生读写冲突。为解 决此问题，特设置了 BUSY 标志。由片上的判断