第三章 集成触发器.pptVIP

数字电子技术基础 第3章 集成触发器 引脚图 二、集成维持阻塞双D触发器CT74LS74 逻辑符号 74LS74 功能表： 集成维持阻塞D触发器CT74LS74 三、D触发器应用实例 CC4013 多路控制的开关电路 CC4013的一个D 触发器接成计数方式，其Q端输出接三极管VT基极，控制VT管的饱和导通（开）和截止（关），进而控制继电器K的工作。多路按钮开关 S1~S3并接于电源与CP之间，按下S1~S3任意一个，则CP由0变1（Q翻转），再松开则CP由1变0 。想Q再翻转，只要再按下任意一键。 四人抢答电路 四人参加比赛，每人一个按钮，其中一人先按下按钮，相应的指示灯亮。此后，其它钮再按下,不起作用。 D CP CLR Q 74LS175管脚图 1Q 1D 2Q 2D GND 4Q 4D 3Q 3D CP CR VCC CLR CP D Q CP D CLR Q CLR D CP Q 1D 2D 3D 4D CLR CP 74LS175 +5V S1~S4 R1×4 R2×4 CP 1 2 3 清零 端全1 与门3开启 1 0 1 Q端全0 LED都不亮 赛前先清零 0 1D 2D 3D 4D CLR CP 0 假设S1先按下 +5V S1~S4 R1×4 R2×4 CP 1 2 3 1 0 1 LED1点亮 与门3被封 其余三个选手被封 按下 74LS175 负沿 触发 3.4.2 边沿JK触发器 逻辑符号： 功能表： 一、逻辑功能 引脚图 二、集成边沿JK触发器 逻辑符号 74LS112 1、下降沿触发双JK触发器CT74LS112 功能表： 下降沿触发双JK触发器CT74LS112 2、上升沿触发双JK触发器CC4027 引脚图 逻辑符号 CC4027 功能表： 上升沿触发双JK触发器CC4027 三、边沿JK触发器应用实例 分频器： 2分频 * * 蓝其高 绪论 第1章 逻辑门电路 第2章 组合逻辑电路 第3章 集成触发器 第4章 时序逻辑电路 第5章 脉冲波形的产生与变换 第6章 数/模和模/数转换 时序电路现时的输出不仅取决于现时的输入,还取决于电路原来的状态。也就是说，时序电路能记住电路的原有状态。这种忆功能是靠“双稳态触发器”（flip-flop)来实现的。所以在讨论具体时序电路之前，要先介绍触发器F-F。 3.1 基本RS触发器 一、基本RS触发器的电路结构与工作原理 低电平触发 反馈 置位端 复位端 Q Q SD RD Q Q SD RD 记忆功能的实现 功能表 1 1 1 0 0 1 0 0 保持 0或1 ? 0或1 0或1 ? ? ? 0或1 置1 置0 不许 低电平有效 1 1 0 1 1 0 0 0 功 能 保 持 置 1 置 0 不 许 1 0 1* × × × × 1. 基本 RS触发器是双稳态器件，有“1”态和“0”态两个稳态。只要令RD=SD=1，触发器即保持原态。稳态情况下，两输出端互补。一般定义Q为触发器的状态。 2. 在控制端加入负脉冲，可以使触发器状态翻转变化。SD端加入负脉冲，使Q=1，SD称为“置位”或“置1”端。RD端加入负脉冲，使Q=0，RD称为“复位”或“置0”端、“清0”端。但SD、 RD不允许同时输入有效电平，否则，SD、 RD同时从00变回11时，触发器状态不定。 结论 二、工作波形举例 设初始状态为“0”，试画出对应的Q及Q的波形图。 Q Q SD RD 状态不定 Q Q SD RD 三、应用举例 ——脉冲消抖动电路 及 0V 0V 5V 5V 产生波形 t1 t2 +5V 动触点 B（常断） A（常通） 理想 UA UB t1 t2 原因：机械开关抖动 实际 UA t1 t2 UB 消抖动措施： 动触点 B A t1 t2 +5V Q Q UA t1 t2 UB Q Q 3.2 同步触发器 触发器 时钟触发器 触发方式 电平触发 边沿触发 主从触发 逻辑功能 RS D JK T T’ 电路结构 同步RS 维持阻塞 主从 基本触发器 基本RS，无时钟，输入信号直接控制 3.2.1 同步RS触发器 直接置0 或置1 时钟信号 逻辑图 逻辑符号 基本RS 控制电路 Q Q S R CP SD RD CP Q Q S R SD RD 1S 1R S R C1 功能表 特性方程 时钟控制：只有CP=1时，输出端状态才能改变 电平触发：在CP=1时,控制端S或R输入高电平时,输出端状态才改变 置位 复位 使输出全为1 CP撤去后 状态不定 波形举例 CP R