EDA测试序列检测器.docVIP

EDA实验报告 实验目的： 设计一个含数码管显示的七位二进制序列发生器。 实验内容： 原理说明： 多位数码显示电路由显示字符的段选线和选通数码管的位选线控制。各位数码管共用8位段选线的电路结构使得同一时刻选通的各位数码管显示相同字符。通过采用动态扫描显示方式，利用人眼视觉暂留效应及数码管余辉特性，可以“同时”显示出多位数码管的字符。 工程结构框架： 移位寄存器(序列发生器)7SEG译码器控制a b c d e f g 七段 实验流程： 1设计移位寄存器 2设计7SEG译码器 3完成顶层电路图连接,构成完整序列发生器 4完成仿真，下载测试 实验具体步骤： 设计移位寄存器（序列发生器） 序列发生器是产生一组0、1二进制码按特定顺序排列的串行信号的仪器。利用移位寄存器设计一个七位二进制序列发生器。 创建工程文件： 单击界面左上角的file，执行file---New Project Wizard 命令，打开工程导向，在第一页中分别输入新建工程所在路径，工程名称和顶层实体名称（同名） 器件选择：如上图，在Family中选择MAXII，如需修改可以选择菜单Assignments-Device命令，弹出Device设置对话框修改Device family和Available devices选项。 创建设计文件： 利用lpm定制移位寄存器，在对话框左侧列表中选择Installed Plug-Ins—Storage —lpm_shiftreg项 在参数设置中，设置移位方向为左移，数据并入并出端和串入串出端，异步清零。 定制完成后生成的VHDL程序： -- megafunction wizard: %LPM_SHIFTREG% -- GENERATION: STANDARD -- VERSION: WM1.0 -- MODULE: lpm_shiftreg -- ============================================================ -- File Name: xulie.vhd -- Megafunction Name(s): -- lpm_shiftreg -- -- Simulation Library Files(s): -- lpm -- ============================================================ -- ************************************************************ -- THIS IS A WIZARD-GENERATED FILE. DO NOT EDIT THIS FILE! -- -- 9.0 Build 184 04/29/2009 SP 1 SJ Web Edition -- ************************************************************ --Copyright (C) 1991-2009 Altera Corporation --Your use of Altera Corporations design tools, logic functions --and other software and tools, and its AMPP partner logic --functions, and any output files from any of the foregoing --(including device programming or simulation files), and any --associated documentation or information are expressly subject --to the terms and conditions of the Altera Program License --Subscription Agreement, Altera MegaCore Function License --Agreement, or other applicable license agreement, including, --without limitation, that your use is for the sole purpose of --programming logic devices manufactured by Altera and sold by --Altera or its authorized distributors. Please refer to the -