GPS 基带芯片中存储器的可测性设计 - 电子器件.PDFVIP

下载本文档

3
0
约 5页
2017-06-19 发布于天津
举报
版权申诉

GPS 基带芯片中存储器的可测性设计 - 电子器件.PDF

1、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

GPS 基带芯片中存储器的可测性设计 - 电子器件

第 32 卷　第 2 期电子器件 Vol . 32 　N o . 2 2009 年 4 月　　　 Chinese J our nal Of Elect r on Devices 　　 Ap r . 2009 Design f or Testabil ity of Memory in GPS Baseband Chip WA N G H ongm i n , GA O Yong , YA N G Yu an ( ) D ep art ment of Elect ronic Eng i neeri ng , X i ’an Uni vers ity of Technol ogy , X i ’an 7 10048 , Chi na Abstract :The memory builtin selftest technology is used for the design for testability of t he memory embedded in GPS baseband chip . The control logic circuit of the memory builtin selftest circuit is designed by an imp roved al gorit hm . The result s indicate t hat t he testing coverage and testing efficiency of t he whole chip are bot h increased remarkably . The circuit performance meet s t he user ’s requirement s and t his design is successful for t he fir st test . Key words :ba seband chip ;de sign for t e st abilit y ;builtin self t e st ;t e st coverage EEACC :2570 GPS 基带芯片中存储器的可测性设计王红敏 ,高　勇 ,杨　媛 (西安理工大学电子工程系 ,西安 7 10048) ( ) 摘　要 : GPS 基带芯片中嵌入的存储器采用存储器内建自测试 Memory BuiltinSelfTest ,MB IST 技术进行可测性设计 ,并利用一种改进型算法对存储器内建自测试电路的控制逻辑进行设计 ,结果表明整个芯片的测试覆盖率和测试效率均得到显著提高 , 电路性能达到用户要求 ,设计一次成功。 ( ) ( ) 关键词 :基带芯片 ;可测性设计 D F T ; 内建自测试 MB IST ;测试覆盖率中图分类号 :TN407 　　文献标识码 :A 　　文章编号 2009) 　　随着微电子技术的发展 ,芯片集成度迅速提高 , 合工具对 R TL 级源代码进行综合 ,并使用 Synop