寄存器堆设计.docVIP

寄存器堆设计 功能概述： MIPS指令格式中的寄存器号是5bits，指令可以访问25=32个32位的寄存器。这样的一堆寄存器“堆在一起”构成一个寄存器堆（Register File）。 接口说明： 寄存器堆模块接口信号说明表 脉冲regfile_clk， 复位端regfiles_rst， 写使能端regfiles_Wen, 写地址regfile_Waddr， 写数据regfiles_Wdata， 读地址一regfiles_Raddr_1， 读地址二regfiles_Raddr_2， 读数据一regfiles_Rdata_1， 读数据二regfiles_Rdata_2； 设计思路： 1、复位处理是利用标志位flag实现的，当复位时，flag=0；利用i来计数，当i31时，flag都等于0；直到i=32，复位完成，flag=1，这时，才可以进行写操作。 2、当复位时，需要32个脉冲才能将寄存器全部复位。复位未完成，flag一直等于0。若复位未完成时，进行写操作，这时，并不能写进去，便出错了。所以，进行32分频，当寄存器可以写入时，复位已完成。 设计电路源代码 //----32个32位寄存器堆 module regfile( input regfile_clk, //脉冲 input regfile_rst, //复位端 input regfile_Wen, //写使能端 input [4:0] regfile_Raddr_1,//读地址一 input [4:0] regfile_Raddr_2,//读地址二 input [4:0] regfile_Waddr, //写地址 input [31:0] regfile_Wdata, //写数据 output [31:0] regfile_Rdata_1,//读数据一 output [31:0] regfile_Rdata_2//读数据二 ); //---------------------------------- reg [31:0]regfiles[0:31]; //实现寄存功能 reg [4:0] i; //实现flag的变换 reg flag; //实现复位的标志 reg regfile_clk_1; //实现写数据的脉冲 reg [4:0]count; //---32分频处理 always@(posedge regfile_clk or posedge regfile_rst) begin if(regfile_rst) begin count=5d0; regfile_clk_1=1b0; end else if(count5d16) begin count=count+1b1; end else begin count=5d0; regfile_clk_1=~regfile_clk_1; end end //---复位处理 always@(posedge regfile_clk or posedge regfile_rst) begin if(regfile_rst) begin i=5d0; flag=1b0; end else if(i5b11111) begin i=i+1b1; flag=1b0; end else flag=1b1; end //---写操作 always@(posedge regfile_clk_1) begin if(~flag) regfiles[i]=32d0; else begin if(regfile_Wen(regfile_Waddr!=5d0)) //写使能端为一，写地址不为零 begin regfiles[regfile_Waddr]=regfile_Wdata; //写入 end end end //---读操作 assign regfile_Rdata_1=(regfile_Raddr_1==5d0)?3