基于VHDL的多功能数字闹钟设计.pdfVIP

第 24 卷 第 1 期 湖南理工学院学报( 自然科学版) Vol.24 No.1 2011 年 3 月 Journal of Hunan Institute of Science and Technology (Natural Sciences) Mar. 2011 基于 VHDL 的多功能数字闹钟设计 1 2 万军华, 刘瑞通 (1. 湖南理工学院 信息与通信工程学院, 湖南 岳阳 414006; 2. 西南交通大学 电气工程学院, 成都 610031) 摘 要: 针对多功能数字闹钟的设计提出了三种可行性设计方案, 并对这些方案的优缺点进行了比较论证, 在充分考 虑各种方案优缺点的前提下, 选择利用FPGA 芯片来设计多功能数字闹钟. 本设计选用可编程器件FPGA 采用硬件描述语 言VHDL 按照自顶向下的设计方法设计了数字闹钟的各个模块, 并对各个功能模块进行了软件仿真. 关键词: VHDL; FPGA; 数字闹钟; 状态机; 电子琴 中图分类号: TP271 文献标识码: A 文章编号: 1672-5298(2011)01-0067-05 Design of Multifunctional Digital Clock Based on VHDL 1 2 WAN Jun-hua , LIU Rui-tong (1. College of Information and Communication Engineering, Hunan Institute of Science and Technology, Yueyang 414006, China; 2. School of Electrical Engineering, Southwest Jiaotong University, Chengdu 610031, China) Abstract: Three feasible proposals are given aiming at the design of multifunctional digital clock and the strong and weak points among the proposals are compared. And then, taking all kinds of strong and weak points into consideration, the multifunctional digital electronic clock is designed by using FPGA. The modules of the digital electronic clock are designed using programmable device FPGA and hardware description language VHDL in accordance with the method of top-down design, and each module are simulated with software. Key words: VHDL; FPGA; digital clock; state machine; electronic organ 引言 随着电子技术的发展, 特别是大规模集成电路的研制和发展, 电子电路的设计变得越来越复杂, 这使 得采用了“ 自顶向下”设计思想的EDA解决方案得到了广泛的应用, 从而极大地提高了设计效率, 缩短了 产品的研制周期. 再加上其采用硬件描述语言作为输入、库的引入、设计文档管理、强大的电路仿真功能