EDA(FPGA)期末考试试题.docVIP

这是长期总结的EDA期末考试试题 试题一 1-2与软件描述语言相比，VHDL有什么特点?编译器将软件程序翻译成基于某种特定CPU的机器代码，这种代码仅限于这种CPU而不能移植，并且机器代码不代表硬件结构，更不能改变CPU的硬件结构，只综合器VHDL程序转化目标是底VHDL设计程序功能描述的电路结构，不依赖于任何特定硬件环境；具有相对独立性。综合器在将VHDL(硬件描述语言)表达的电路功能转化成具体的电路结构网表过程中，具有明显的能动性和创造性，它不是机械的一一对应式的“翻译”，而是根据设计库、工艺库以及预先设置的各类约束条件，选择最优的方式完成电路结构的设计。 l-3什么是综合?有哪些类型?综合在电子设计自动化中的地位是什么?什么是综合?有哪些类型? (1)从自然语言转换到VHDL语言算法表示，即自然语言综合。从算法表示转换到寄存器传输级(RegisterTransport Level，RTL)，即从行为从RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合。从逻辑门表示转换到版图表示(ASIC设计)，或转换到FPGA的配置网表文件，可称为版图综合或结构综合。综合在电子设计自动化中的地位是什么?综合器具有更复杂的工作环境，综合器在接受VHDLVHDL程序转化成电路实现的相关信息。 1-4在EDA技术中，自顶向下的设计方法的重要意义是什么?在EDA技术应用中，顶向的设计方法，就是在整个设计流程中各设环节逐 1-5 IP在EDA技术的和发展中的意义是什么?IP核具有规范的接口协议良好的可移植与2-1 叙述EDA的FPGACPLD设计流程。设计输入(原理图HDL文本编辑)综合适配时序仿真与功能仿真编程下硬件测试 2-2 IP是什么?IP与EDA技术的关系是什么?IP是什么?IP是知识产权核或知识产权模块，用于ASIC或FPGACPLD中的预先设计好的电路功能模块。 IP与EDA技术的关系是什么?IP在EDA技术开发中具有十分重要的地EDA技术的关系软IP是用VHDL等硬件描述语言描述的功能块，并不涉及用什么具体电路元HDL源文件的形式出现固IP是完成了综合的功能块有较大的设计深度，以网表文件的形式提交客户硬IP提供设计的最终阶段产品：掩模。3-1 OLMC（输出逻辑宏单元）有何功能?说明GAL是怎样实现可编程组合电路与时序电路的。OLMC单元设有多种组态，可配置说明GAL是怎样实现可编程组合电路与时序电路的GAL（通用阵列逻辑器件是OLMC（输出逻辑宏单元）的编程和三种模式配置（寄存器模式复合模式简单模式组合电路与时序电路 3-2 什么是基于乘积项的可编程逻辑结构?GAL、CPLD之类都是基于乘积项的可编程结构PAL（可编程阵列逻辑）器件构成。 3-3 什么是基于查找表的可编程逻辑结构?是基于查找表的可编程逻辑结构3-7 请参阅相关资料，并回答问题：按本章给出的归类方式，将基于乘积项的可编程逻辑结构的PLD器件归类为CPLD；将基找的编程逻辑结构的PLD器什归类为FPGA，那么，APEX系列属于什么类型PLD器件? MAX II系列又属于什么类型的PLD器?为什么?APEX(Advanced Logic Element Matrix)系列属于类型PLD器件MAX II系列属于类型的PLD器4-3. 图3-31所示的是双2选1多路选择器构成的电路MUXK，对于其中MUX21A，当s=0和1时，分别有y=a和y=b。试在一个结构体中用两个进程来表达此电路，每个进程中用CASE语句描述一个2选1多路选择器MUX21A。LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY MUX221 IS PORT(a1,a2,a3:IN STD_LOGIC_VECTOR(1 DOWNTO 0); --输入信号 ???? s0,s1:IN STD_LOGIC; ???? outy:OUT STD_LOGIC);--输出端 END ENTITY; ARCHITECTURE ONE OF MUX221 IS SIGNAL tmp : STD_LOGIC; BEGIN PR01:PROCESS(s0) BEGIN IF s0=”0” THEN tmp=a2; ELSE tmp=a3; END IF; END PROCESS; PR02:PROCESS(s1) BEGIN IF s1=”0” THEN outy=a1; ELSE outy=tmp; END IF; END PROCESS; END ARCHITECTURE ONE; END CASE; 4-4.下图是一个含有上升沿触发的D触发器的时序电路，试写出此电路的VHDL设计文件。 LIBRARY IEEE; USE IEEE.ST