chapter3门电路.ppt

三、输入端噪声容限 高电平噪声容限： 低电平噪声容限： 3.5.3 TTL反相器的静态输入特性和输出特性 输入端短路电流IIS 高电平输入电流小 一、输入特性 二、输出特性 1、高电平输出特性VOH＝f（IOH） 74系列门电路规定：输出高电平时，最大负载电流IOH不能超过-0.4mA。 二、输出特性 2、低电平输出特性VOL＝f（IOL） 74系列门电路规定：输出低电平时，最大负载电流IOL不能超过16mA。 三、输入端负载特性VI＝f（RP） 1.4 TTL输入端悬空和接逻辑1电平效果相同。 结论： CMOS电路中若输入端经电阻接地，输入端电位为零。 注意： 3.5.4 TTL反相器的动态特性 一、传输延迟时间 二、交流噪声容限（同CMOS反相器） 三、电源的动态尖峰电流 ICCL＝3.4mA ICCH＝1.0mA 1.稳态输出电流 2.动态尖峰电流 ICCM＝34.7mA 功耗大 形成噪声源 坏处： 3.5.5 其他类型的TTL门电路 一、其他逻辑功能的门电路 1.与非门 多发射级三极管 2. 或非门 3.与或非门 4. 异或门 二、集电极开路的门电路(OC门) ① 输出电平不可调 ② 负载能力不强，尤其是高电平输出 ③ 输出端不能并联使用 问题： OC门 方案： 1. OC门的结构与逻辑符号 OC门，T5可承受大电压和电流， 如SN7407：40mA/30V 2.OC门实现的线与 需要上拉电阻和电源 3. RL的计算 高电平输出 低电平输出 3. RL的计算 OC门个数 负载门低电平输入端个数＝负载门个数 负载门高电平输入端个数 三、三态输出门（Three State Output Gate ,TS） 3.5.6 TTL集成电路的各种系列 系列 tpd（ns) 功耗(mW) 延迟-功耗积 备注 74 9 10 90 TTL门电路 74S 3 19 57 肖特基系列 74LS 9.5 2 19 低功耗肖特基系列 74AS 1.7 8 13.6 改进肖特基系列 74ALS 4 1.2 4.8 高速低功耗肖特基系列 74F 3 4 12 高速肖特基系列 肖特基系列(74S) 抗饱和三极管 有源泄放电路 阻值下降 抗饱和三极管 0.3～0.4V 0.3V ～ 0.4V 3.带缓冲极的CMOS门 —在输入和输出端各增设一级反相器 带缓冲极的CMOS与非门 3.带缓冲极的CMOS门 带缓冲极的CMOS或非门 二、漏极开路的门电路（OD-OpenDrain门） 低电平输出时为低电阻输出 表OD输出结构 1.OD门的结构与逻辑符号 Note：OD门使用时需要上拉电阻和电源 2.OD门的应用 负载大 线与 电平转换 线与 线与符号 3.OD门外接电阻RL的计算方法 输出高电平时： 负载门高电平输入端个数 OD门个数 3.OD门外接电阻RL的计算方法 输出低电平时： 对CMOS负载：m＝m’ 负载门低电平输入端个数 3.OD门外接电阻RL的计算方法 OD门个数 负载门低电平输入端个数 负载门高电平输入端个数 三、 CMOS传输门（TG门） 1.TG（Transmission Gate）结构 三、 CMOS传输门（TG门） 2.TG原理 当C=1、 C’=0时， 若VI在０～VDD之间，传输门导通； 当C=0、 C’=1时， 若VI在０～VDD之间，传输门截止。 1 0 0 1 三、 CMOS传输门（TG门） 3.TG的应用 ①组成其它复杂的逻辑电路，如异或门、MUX、计数器、寄存器等； ②双向模拟开关 四、三态输出门（TS门） 结论：输出端有三种可能出现的状态：高阻态、高电平、低电平，故称三态门。 三态标记 A 0 1 0 A A 1 0 1 0 1 三态门的用途——总线结构 单向总线 双向传输 3.3.6 CMOS电路的正确使用 问题： 一、输入电路的静电防护 由于CMOS电路输入端的保护电路所能承受的静电电荷和脉冲功率均有一定的限度。 在储存和运输CMOS器件时不要使用易产生静电高压的化工材料和化工织物包装，最好采用金属屏蔽层作包装材料。 组装、调试时，应使电烙铁和其他工具、仪表、工作台台面等良好接地。操作人员的服装和手套等应选用无静电的原料制作。 不用的输入端不应悬空。 方案：静电防护 二、输入电路的过流保护 问题： 由于输入保护电路中的钳位二极管电流容量有限，一般为1mA，所以在可能出现较大电流的场合必须在输入端接入保护电阻来限制输入端电流。 输入端接低内阻信号源时 输入端接大电容时 输入端接长线时（1千欧/10米） 场合： 3.3.7 CMOS数字集成电路的各种系列 4000系列 74/54HC/HCT系列 74/54AHC/AHCT系列 74/54LVC/ALVC系