学子专区——2017年4月接地和去耦现在就开始学习基础.PDFVIP

学子专区——2017年4月 接地和去耦：现在就开始学习基础知识， 为日后铺平道路！ 第二部分：去耦 作者：Walt Kester 共享 了解基于电源抑制参数的去耦需求 放大器对电源电压变化的灵敏度通常用电源抑制比（PSRR）来量 在上一篇文章中，我们强调了保持低阻抗接地层对提供数字和模 化，其定义为电源电压变化与输出电压变化的比值。有关更详细 拟回路电流路径的重要性。本文将讨论同等重要并相关的主题： 的讨论，请参考指南MT-043。 通过电源去耦来保持电源进入集成电路 （IC）的各点的低阻抗。 图1显示了典型高性能放大器（OP1177）的PSR随频率以大约6dB/8 诸如放大器和转换器等模拟集成电路具有至少两个或两个以上 倍频程（20dB/10倍频程）下降的情况。图中显示了采用正负电 电源引脚。对于单电源器件，其中一个引脚通常连接到地。诸 源两种情况下的曲线图。尽管PSRR在直流下是120dB ，但较高频 如ADC 和DAC等混合信号器件可以具有模拟和数字电源电压以及 率下会迅速降低，此时电源线路上有越来越多的无用能量会直 I/O电压。像FPGA这样的数字IC还可以具有多个电源电压，例如内 接耦合至输出。 核电压、存储器电压和I/O电压。 如果放大器正在驱动负载，并且在电源轨上存在无用阻抗，则 不管电源引脚的数量如何，IC数据手册都详细说明了每路电源的 负载电流会调制电源轨，从而增加交流信号中的噪声和失真。 的允许范围，包括推荐工作范围和最大绝对值，而且为了保持正 尽管数据手册中可能没有给出实际的PSRR ，数据转换器和其他 常工作和防止损坏，必须遵守这些限制。 混合信号IC的性能也会随着电源上的噪声而降低。电源噪声也会 然而，由于噪声或电源纹波导致的电源电压的微小变化—即便 以多种方式影响数字电路，包括降低逻辑电平噪声容限，由于时 仍在推荐的工作范围内—也会导致器件性能下降。例如在放大 钟抖动而产生时序错误。 器中，微小的电源变化会产生输入和输出电压的微小变化，如 图1所示。 140 +V + ∆V V = ±15 V SS SS_PP SS ∆VIN_PP 120 –PSR 100 ∆V +PSR