《数字逻辑电路第6章存储器等.pptVIP

PLA的应用举例 例6-1 设计一个将4位二进制码转换为格雷码的逻辑电路，并用PLA实现。 解：首先列出代码转换表 二进制码输入 输出格雷码 B3B2B1B0 G3G2G1G0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0 写出逻辑表达式： 第6章 存储器与可编程逻辑器件 PLA的应用举例 例6-1 解：将逻辑式用PLA实现。 第6章 存储器与可编程逻辑器件 PLA在时序电路中的应用举例 触发器组成存储器部分，组合电路由PLA实现。 第6章 存储器与可编程逻辑器件 PLA的应用举例 例6-2：PLA实现8421BCD同步计数器和七段显示译码电路 解：首先求出计数器的激励方程 第6章 存储器与可编程逻辑器件 第6章 存储器与可编程逻辑器件 PLA的应用举例 例6-2 解：求出实现8421BCD到七段显示的译码器方程 第6章 存储器与可编程逻辑器件 例6-2 解： 作PLA的 点阵图 PLA的与阵列 P L A 的 或 阵 列 第6章存储器与可编程逻辑器件 2. 通用阵列逻辑（GAL） GAL16V8—16个可定义的I/O引脚，8个OLMC OLMC—输出逻辑宏单元 GAL的OLMC—输出逻辑宏单元 第6章 存储器与可编程逻辑器件 GAL16V8的结构控制字 编程器按照控制字生成熔丝图写到器件中去 第6章 存储器与可编程逻辑器件 6．2．3 高密度可编程逻辑器件(HDPLD) 1. 复杂可编程逻辑器件(CPLD) 第6章 存储器与可编程逻辑器件 FLEX10K的结构(城堡式结构) 6．2．3 高密度可编程逻辑器件(HDPLD) 1. 复杂可编程逻辑器件(CPLD) 第6章 存储器与可编程逻辑器件 FLEX10K中的阵列块EAB结构 6．2．3 高密度可编程逻辑器件(HDPLD) 1. 复杂可编程逻辑器件(CPLD) 第6章 存储器与可编程逻辑器件 阵列块EAB的结构中逻辑单元LE的 6．2．3 高密度可编程逻辑器件(HDPLD) 1. 复杂可编程逻辑器件(CPLD) 第6章 存储器与可编程逻辑器件 FLEX10K中输入/输出单元IOE的结构 2. 现场可编程门阵列(FPGA) FPGA结构示意图 CLB—可配置逻辑块 IOB—输入输出模块 PI—可编程连线 6．2．3 高密度可编程逻辑器件(HDPLD) 第6章 存储器与可编程逻辑器件 CLB—可配置逻辑块 2. 现场可编程门阵列(FPGA) 6．2．3 高密度可编程逻辑器件(HDPLD) 第6章 存储器与可编程逻辑器件 IOB—输入输出模块 2. 现场可编程门阵列(FPGA) 6．2．3 高密度可编程逻辑器件(HDPLD) 第6章 存储器与可编程逻辑器件 6．2．4 典型软件开发系统Quartus II Quartus II的主窗口 第6章 存储器与可编程逻辑器件 6．2．4 典型软件开发系统Quartus II Quartus II的设计输入流程图 第6章 存储器与可编程逻辑器件 6．2．4 典型软件开发系统Quartus II 将MAX+PLUS Ⅱ配置文件转换为QuartusⅡ工程 第6章 存储器与可编程逻辑器件 6．2．4 典型软件开发系统Quartus II Quartus II支持的设计文件类型 第6章 存储器与可编程逻辑器件 类型 描述 扩展名 原理图设计文件 使用QuartusⅡ Block Editor建立的原理图设计文件 .bdf EDIF输入文件 使用任何标准EDIF网表编写程序生成的200版EDIF网表文件 .edf，.edif 图形设计文件 使用MAX+PLUS Ⅱ Graphic Editor建立的原理图设计文件 .gdf 文本设计文件 以Altera硬件描述语言（AHDL）编写的设计文件 .tdf Verilog设计文件 包含使用Verilog HDL定义的设计逻辑的设计文件 .v，.vlg，.verilog VHDL设计文件 包含使用VHDL定义的设计逻辑的设计文件 .vh，.vhd，.vhdl VQM文件 通过Synplicit