《数字逻辑电路第8章边界扫描.pptVIP

第8章 可测性设计 及边界扫描技术 随着集成电路集成度和印制电路板密度的不断提高，系统功能越来越复杂，使测试越来越困难。 1985年在菲利普公司（Philips）倡议下，世界各地的主要电子公司组成了联合测试行动组（JETAG：Joint Test Action Group），开展了可测性设计（DFT：Design For Testaibility）工业标准的研究，提出了边界扫描测试（BST：Boundary Scan Test）技术的概念及结构框架，并于1990年被美国电气与电子工程师学会定为IEEE1149.1-90标准。 8．1 概述 1、故障与故障类型 （1）固定型故障（Stuck faults）； （2）桥接故障（Bridging fault）； （3）暂态故障（Temporary faults） 包括瞬态故障（Transient faults）和间歇故障（Intermittent faults）； （4）时滞故障（Delay faults）。 2、故障检测与故障诊断 故障检测（Fault detection）：仅测试电路或系统是否存在故障； 故障诊断（Fault diagnosis）：不仅要检查电路或系统中是否存在故障，而且要定位故障点。 8．2 可测性设计 8．2．1 特定设计（Ad hoc design） 也称改善设计、专项设计，使原有电路或系统的可测性得以提高。采取以下措施： 1、断开反馈 2、增加控制节点 3、增加观测节点 4、划分电路块 8．2 可测性设计 8．2．2 结构设计（Structured design） 在设计功能电路的同时就将可测性问题统一考虑进行设计，使电路既实现预定功能又方便测试，则电路的结构与传统的结构形式会有很大不同。 1、异或门串联结构电路 2、扫描设计法 采用扫描设计技术的电路工作于两种方式： 在正常工作方式时，电路中的组合部分和触发器一起实现该电路预定的功能； 在移存器工作方式时，各触发器组成具有串行输入SI和串行输出SO的移存器。 3、电平相关扫描设计（LSSD） IBM公司1977年提出的电平相关扫描设计法，是目前广泛应用的结构设计方法。 电平相关扫描设计的关键部件是串行移位寄存器。移位寄存器用锁存器（简称SRL）即具有电平相关特性，也称其为极性稳定触发器，右图是用与非门组成的SRL。 用SRL组成的电平相关扫描电路 4、特征分析法 用线性反馈移位寄存器（简称LFSR）作特征产生器和特征分析器对电路进行测试称特征分析法。 5、内自测试设计 使电路具有内自测试功能是由内建逻辑模块观察器BILBO（Built In Logic Block Observer的缩写）实现的。 内自测试电路框图 8．3 边界扫描测试（BST） 边界扫描测试（Boundary Scan Test，BST）技术实际上是内测试技术和扫描测试技术的结合。 1990年2月，由IEEE标准化委员会提出了“标准测试存取信道与边界扫描结构”的IEEE1149.1-1990标准。 该标准得到了世界绝大多数IC和PCB厂商的认可和执行。 扫描单元的基本结构 8．3．1 边界扫描设计基本结构 1、测试总线 边界扫描测试的测试总线规定有4条： （1）TDI——测试数据输入端； （2）TDO——测试资料输出端； （3）TMS——测试方式选择输入端； （4）TCK——测试时钟输入端。 此外，还有可供选用的TRST测试复位端。 8．3．1 边界扫描设计基本结构 2、边界扫描寄存器 边界扫描寄存器（BSR）构成边界扫描通路，它的每一个单元由内存、发送器/接收器和缓冲器组成。这些基本单元都置于集成电路的输入/输出端附近，并将它的首尾相连构成一个移位寄存器链，该链的首端接TDI，末端接TDO。当测试时钟TCK加入时，从TDI加入的测试数据即可在移位寄存器中移动——扫描。由于移位寄存器链位于集成电路四周的边界上，故称为“边界扫描寄存器BSR”。 8．3．1 边界扫描设计基本结构 3、测试用资料移位寄存器（UDTR） 测试用数据移位寄存器是一个可以串行扫描，也可以并行输入/输出的寄存器。通过多路转换器使串行扫描端既可以与TDI相联，也可以与TDO相联。 UDTR将核心逻辑的各功能块包围起来，以便单独对各功能块进行测试。 UDTR也可以作为内建自测试（BIST）使用，在内部产生测试信号并判断其测试结果。 8．3．1 边界扫描设计基本结构 8．3．1 边界扫描设计基本结构 4、辅助寄存器 辅助寄存器包括器件标志寄存器及旁路寄存器。 5、指令寄存器 作用是向各数据寄存器发出各种操作码，确定工作方式。 6、TAP控制器 （测试访问端口Test