第04章 触发器.pdfVIP

第第44章触发器章触发器 触发器是一种有记忆功能的器件，它是构成时序逻辑电路的基 本器件。本章讨论RS触发器、JK触发器、D触发器、T触发器的逻辑 功能及其描述方法；简要介绍如何用VHDL语言来描述几种常用的触 发器。为时序逻辑电路的学习打下基础。 概述 电路结构和逻辑功能描述 触发器的脉冲工作特性 VHDL描述 4.1 概概 述述 触发器触发器(Flip-Flop(Flip-Flop，简称，简称FF)FF)是构是构 4.1 成记忆功能部件的基本单元。成记忆功能部件的基本单元。 在数字系统中，能够记忆1位二值代码的基本 器件是触发器。按不同的分类方法: 电路结构形式电路结构形式 控制方式控制方式 基本 同步触发器主从触发器边沿触发器 T D JK RS 触发器 触发器 触发器 触发器 RS 触发器 下面将对各种触发器加以讨论。 7/25/2009 第4章触发器 2/50 4.24.2 触发器的电路结构与逻辑功能描述触发器的电路结构与逻辑功能描述 触发器应具备以下两个基本特点： (1)有两种稳定状态和两个互补输出。 (2)根据不同的输入信号可以置成1或0状态。 7/25/2009 第4章触发器 3/50 4.2.14.2.1 基本基本RSRS触发器触发器 1.1.闩锁电路闩锁电路 将两个非门首尾连如图形 式，构成了有记忆功能的 闩锁电路。Q、Q两端状 态相反，若一端输出为 1，另一端输出一定为0。 电路究竟稳定输出是0或1，由两个门电路电气性能 差异的偶然因素决定。规定Q=1，Q=0为1状态； Q=0，Q=1为0状态,即状态由Q的值确定。 只有引入外来信号，才能控制其状态。 7/25/2009 第4章触发器 4/50 2.2.基本基本RSRS触发器触发器 把两个与非门G1、G2的输入、输出交叉连接，相 当于闩锁门电路多了两输入控制端，即可构成基 本RS触发器。 R称为清0(Reset)端，S称为 置1(Set)端。又由于它们 都是低电平起作用，即 S=0时置位，R=0时清0。 Q Q 低电平有效 逻辑符号 R S 7/25/2009 第4章触发器 5/50 2.2.基本基本RSRS触发器触发器 把两个与非门G1、G2的输入、输出交叉连接，相 当于闩锁门电路多了两输入控制端，即可构成基 本RS触发器。 R称为清0(Reset)端，S称为 置1(Set)端。又由于它们 都是低电平起作用，即 S=0时置位，R=0时清0。 Q Q 低电平有效 逻辑符号 R S 7/25/2009 第4章触发器 6/50 2.2.基本基本RSRS触发器触发器 把两个与非门G1、G2的输入、输出交叉连接，相 当于闩锁门电路多了两输入控制端，即可构成基 本RS触发器。 R称为清0(Reset)端，S称为 置1(Set)端。又由于它们 都是低电平起作用，即 S=0时置位，R=0时清0。 Q Q 低电平有效 逻辑符号 R S 7/25/2009 第4章触发器 7/50 由与非构的基本由与非构的基本RSRS触发器真值表触发器真值表 R S Q Q 说 明 禁止输入状态，输入信号 0 0 1* 1*