9-IC制造工艺概况探析.pptVIP

;引 言;学 习 目 标;MOS晶体管工艺流程中的主要制造步骤;CMOS 工艺流程;在亚微米CMOS制造厂典型的硅片流程模型;扩 散;;光 刻;Photo 9.1 亚微米制造厂的光刻区;刻 蚀;Figure 9.5 干法离子刻蚀机示意图;离子注入;薄膜生长;薄膜金属化工作区;抛 光;亚微米制造厂的抛光区;CMOS 制作步骤;Passivation layer;一、双井工艺 n-well Formation 1）外延生长2）厚氧化生长 保护外延层免受污染；阻止了在注入过程中对硅片的过渡损伤；作为氧化物屏蔽层，有助于控制注入过程中杂质的注入深度。3）第一层掩膜4）n井注入（高能）5）退火;p-well Formation1）第二层掩膜2） P井注入(高能)3）退火;二、浅曹隔离工艺A STI 槽刻蚀1）隔离氧化2）氮化物淀积3）第三层掩膜4）STI槽刻蚀（氮化硅的作用：坚固的掩膜材料，有助于在STI氧化物淀积过程中保护有源区；在CMP中充当抛光的阻挡材料。）;B STI Oxide Fill1）沟槽衬垫氧化硅2）沟槽CVD氧化物填充;C STI Formation1）浅曹氧化物抛光（化学机械抛光）2）氮化物去除;三、Poly Gate Structure Process 晶体管中栅结构的制作是流程当中最关键的一步，因为它包含了最薄的栅氧化层的热生长以及多晶硅栅的形成，而后者是整个集成电路工艺中物理尺度最小的结构。1）栅氧化层的生长2）多晶硅淀积3）第四层掩膜4）多晶硅栅刻蚀;四、轻掺杂源漏注入工艺 随着栅的宽度不断减小，栅下的沟道长度也不断减小。这就增加源漏间电荷穿通的可能性，并引起不希望的沟道漏电流。LDD工艺就是为了减少这些沟道漏电流的发生。 A n- LDD Implant1）第五层研磨2） n-LDD注入（低能量，浅结）;B p- LDD Implant1）第六层掩膜2）P- 轻掺杂漏注入（低能量，浅结）;五、侧墙的形成 侧墙用来环绕多晶硅栅，防止更大剂量的源漏（S/D）注入过于接近沟道以致可能发生的源漏穿通。1）淀积二氧化硅2）二氧化硅反刻;六、源/漏注入工艺A n+ Source/Drain Implant1）第七层掩膜2）n+源/漏注入;B p+ Source/Drain Implant1)第八层掩膜2）P＋源漏注入（中等能量）3）退火;七、Contact Formation钛金属接触的主要步骤1）钛的淀积2）退火3）刻蚀金属钛;Figure 9.20 作为嵌入LI金属的介质的LI氧化硅;八、局部互连工艺A LI Oxide Dielectric Formation1）氮化硅化学气相淀积2）掺杂氧化物的化学气相淀积3）氧化层抛光（CMP）4）第九层掩膜，局部互连刻蚀;B LI Metal Formation1)金属钛淀积（PVD工艺）2）氮化钛淀积3）钨淀积(化学机械气相淀积工艺平坦化)4）磨抛钨;九、通孔1和钨塞1的形成A Via-1 Formation1）第一层层间介质氧化物淀积2）氧化物磨抛3）第十层掩膜，第一层层间介质刻蚀;B Plug-1 Formation1）金属淀积钛阻挡层（PVD）2）淀积氮化钛（CVD）3）淀积钨（CVD）4）磨抛钨;;十、Metal-1 Interconnect Formation1）金属钛阻挡层淀积（PVD）2）淀积铝铜合金（PVD）3）淀积氮化钛（PVD）4）第十一层掩膜，金属刻蚀;;十一、Via-2 FormationA 制作通孔2的主要步骤1）ILD-2间隙填充2）ILD-2氧化物淀积3）ILD-2氧化物平坦化4）第十二层掩膜，ILD-2刻蚀;B Plug-2 Formation1）金属淀积钛阻挡层(PVD)2）淀积氮化钛(CVD)3）淀积钨（CVD）4）磨抛钨;十二、Metal-2 Interconnect Formation1）淀积、刻蚀金属22）填充第三层层间介质间隙3）淀积、平坦化ILD-3氧化物4）刻蚀通孔3，淀积钛/氮化钛、钨，平坦化; 十三、制作第三层金属直到制作压点和合金 重复工艺制作第三层和第四层金属后，完成第四层金属的刻蚀，紧接着利用薄膜工艺淀积第五层层间介质氧化物（ILD-5）(见下图)。由于所刻印的结构比先前工艺中形成的0.25μm尺寸要大很多，所以这一层介质不需要化学机械抛光。 工艺的最后一步包括再次生长二氧化硅层（第六层层间介质）以及随后生长顶层氮化硅。这一层氮化硅称为钝化层。其目的是