[课件]数字逻辑第4章组合逻辑电路.pptVIP

第四章 组合逻辑电路;数字电路分为两大类;组合逻辑电路的特点;4.1 组合逻辑电路的分析;例1:试分析电路;例2:设A=A1A0、B=B1B0均为二位的二进制数。试分析电路;F= A1 B1 A0 B0= (A1 B1)(A0 B0);例3: 试分析电路;由真值表可知：ABC取值一致时，F=1；否则F=0。;4.2 组合逻辑电路的设计;例1: 试设计一个三变量的判奇电路(奇数个1)。; C;例2: 试设计一个对8421BCD码的检测电路，当对应的十进制数3≤X≤6时输出F=1，否则F=0。;D C B A F;4、化简;F;例3：用或非门设计一个组合逻辑电路，用于判别四位二进制数对应的十进制数是否是5的整数倍。若是，则F=1，否则F=0。;B4 B3 B2 B1 F;F;F;若输入不提供反变量，可直接用“非”门获得反变量，但若反变量较多时，就很不经济。因此常用替代法来实现。;从上例可见，当输入不提供反变量时，可以合并“与或”式中具有相同原变量因子的“与”项，以减少式中的“与”项及非号。即把函数表达式整理成：;如：;(3) 当有n个替代尾部因子可供选用时，应选择其中最简单的一个。;(a) 求出函数的最简“与或”式。;;4.3 典型组合逻辑电路的设计;二、全加器(Full Adder);Ai;Ai; ;2、集成全加器;使用4个全加器实现一个4位串行进位加法器如下：;由全加器的真值表可写出第一位全加器的进位信号表达式：;因此，只要A3A2A1A0、B3B2B1B0和C0-1给出，就直接可求出C3、C2、C1、C0，进而得到4位加法器的结果S3S2S1S0。;4、加法器的应用;例2：余三码转换为8421BCD码。;例3：用二进制加法器实现十进制数加法运算。;（1）当0≤和≤9时，0000≤S3S2S1S0≤1001，;十进制加法器的进位为C10：;74283;Gi;BiGi-1;BiGi-1; ;4.3.2 代码转换电路;W;X;Y;Z;1;二、四位二进制代码转换为格雷码;G4;G3;G2;G1;=1;4.3.3 数值比较电路;=1;若 AB,则有:;下图为典型的集成比较器7485的引脚图：;三、集成比较器的应用;2、用7485和逻辑门设计输血指示器;X Y C D F;根据输血常识，可输血的为以下三种：;≥1;4.3.4 编码器;I0;8线－3线编码器真值表;8线－3线编码器的函数表达式：;令：;二、优先编码器;I0; 为选通输出端，当 为“0”而无信号输入(即 为“1”)时， 为“0”。;ST I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 YEX YS;该优??编码器的函数表达式如下:;例：试用两片74LS148构成16线－4线的优先编码器(反码输出)。;Z3;4.3.5 译码器;2线-4线;E A1 A0 Z3 Z2 Z1 Z0;A1;例：用两片2线－4线译码器扩展成3线－8线译码器。;A1;3、将译码器变为数据分配器;前面我们已知：;二、二－十进制译码器;E A3 A2 A1 A0 Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z7 Z8 Z9;由真值表可得：;三、数字显示译码器;a;七段译码器;0 1 0 1 1 0 1 1 0 1 1 5;根据真值表由卡诺图可得:;四、译码器的应用;3线—8线译码器74LS138(T4138)的真值表如下：;由真值表可得：;例1：利用3线-8线译码器实现下列逻辑函数;用同样的方法可得：;“1;例2：试用译码器和门电路实现全减器的功能。;“1”;ＤB;4.3.6 数据选择器;4选1数据选择器的真值表如下：; ;一、4选1数据选择器的扩展;例1：利用8选1数据选择器实现真值表。;D0; D0;C;令A=A1、B=A0，则4选1选择器的表达式为：;D0;例3：试用一片双四路数据选择器74LS153实现下列逻辑函数。;F1;F2(A，B，C，D)=∑m(8，10，12，13，15);比较双4路数据选择器的功能表和输出表达式：;1W;D0;4.4 组合逻辑电路的险象;4.4.2 冒险(险象);有竞争无险;4.4.3 险象的分类;输入变化前的输出;4.4.4 怎样判定有无险象;险象;从图中可见，m3和m7这两个相邻最小项分属两不同的卡诺圈，而两个卡诺圈相切，会产生险象。;4.4.5 险象的消除或减弱;;习题（P80）：1、11、19、20、27。