如何在quartusII中调用modelsim—altera.docVIP

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
如何在quartusII中调用modelsim—altera

1 Altera官网下载两款软件并安装 下载网址: HYPERLINK /download/software/modelsim/zh_cn/download/software/modelsim/zh_cn ,选择Quartus II 网络版、ModelSim-Altera入门版。目前这两款软件都是免费的,不需要许可证,安装简单,使用期限是30天。 【注意】务必记住安装的路径,特别是ModelSim-Altera的安装路径。 2 指定ModelSim-Altera 6.5e的安装路径 打开Quartus II 11.0软件,新建工程和文件并保存。 1.然后在菜单栏选择 tools-options; 2.在options选项卡中选中EDA tool options; 3.在该选项卡中下面的ModelSim-Altera一项指定安装路径为E:/Altera/11.0/modelsim_ae/win32aloem(其中E:/Altera/11.0/modelsim_ae/为我电脑中ModelSim-Altera 6.5e的安装路径) 图1 指定ModelSim-Altera 6.5e的安装路径 【注意】 如果没有指定ModelSim-Altera 6.5e的安装路径,调用ModelSim-Altera的时候会出现如下的错误提示: 图2 没有指定安装路径的错误提示 3 指定Quartus II 11.0仿真软件 在Quartus II 11.0界面菜单栏中选择Assignments-Settings。 1.选中该界面下EDA Tool settings中的Simulation一项; 2.Tool name中选择ModelSim-Altera; 3.Format for output netlist中选择开发语言的类型Verilog或者VHDL等, 4.Time scale 指定时间单位级别 5.Output directory指定测试文件模板的输出路径(该路径是工程文件的相对路径)。 图3 指定Quartus II 11.0仿真软件 4 生成仿真测试文件 选择Quartus II 11.0开发界面菜单栏下Processing-Start-Start Test Bench Template Writer,提示生成成功。 图4 生成仿真测试文件 分页 5 配置选择仿真文件 打开仿真测试文件(在上述3中指定的Output directory 目录下找到后缀名为.vt的文件)并根据自己需要进行编辑。 1. 在Quartus II 11.0界面菜单栏中选择Assignments-Settings-EDA Tool settings-Simulation; 2.选择Compile test bench右边的Test benches; 图5 配置选择仿真文件(1) 3.然后在出现的界面中选择New,在新出现的界面中Test bench name 输入测试文件名字,在Top level module in test bench 栏中输入测试文件中的顶层模块名; 4.选中Use test bench to perform VHDL timing simulation并在Design instance name in test bench中输入设计测试文件中设计例化名默认为i1; 5.然后在Test bench files栏下的file name 选择测试文件(在第3步中指定的测试文件输出路径下的后缀名为 .vt 文件的测试文件),然后点击add,一步一步OK。 图6 配置选择仿真文件(2) 【注意】Test bench name和Top level module in test bench 以及Design instance name in test bench分别为.vt文件的文件名、vt文件中顶层实体模块名、Verilog或者VHDL文件中的模块的例化名。 6 仿真文件配置完成后回到Quartus II 11.0 开发界面 在Quartus

文档评论(0)

jdy261842 + 关注
实名认证
文档贡献者

分享好文档!

1亿VIP精品文档

相关文档