周数字电路与逻辑设计大课.pptVIP

同步时序逻辑电路的分析 1.根据给定的同步时序逻辑电路，写出输出方程和驱动方程。 2.把驱动方程代入触发器的特性方程，得到电路的状态方程组。 3.根据状态方程组和输出方程列出同步时序电路的状态转换表，画出状态转换图。 4.根据状态转换图（必要时拟定一典型输入状态并画出时序图），用文字描述电路的逻辑功能。 同步计数器运算 74HC163 4位同步二进制计数器 的功能表 同步计数器运算 74F162 4位同步BCD十进制计数器的功能表 同步计数器运算 74HC190 加/减十进制计数器的功能表 补充内容：实现任意进制计数器 ①同步清零法----适用于具有同步清零端的集成计数器。 例：用集成计数器74163和与非门组成的6进制计数器。 ②异步清零法----适用于具有异步清零端的集成计数器。 ①同步预置数法----适用于具有同步预置端的集成计数器。 例：用集成计数器74163和与非门组成的7进制计数器（置非0数）。 小结 任意进制计数器的设计可采用清零法或置数法。 要注意清零端和置数端是同步输入还是异步输入端。 级联计数器的总的模等于单个模的积。 预习内容 8.4 同步计数器的设计 级联计数器 三个十进制计数器的级联形成模为1000的计数器，也可以得到1/10、1/100、1/1000三个分频信号 高 级联计数器 例8.7 确定如图8.42 所示的两个级联计数器配置的整体模。 输入 输入 输出 输出 解： (a) 计数器配置的整体的模是 8 x 12 x 16=1536 (b) 计数器配置的整体的模是 10 x 4 x 7 x 5=1400 级联计数器 截断时序的级联计数器 某些应用需要的整体模常常小于由全模级联所实现的整体模，此时级联计数器必须实现截断时序。 如图8.44 所示4位同步二进制计数器级联，其最大的模为65536。若要实现模为40000的计数器，就需要删除一些状态。 从25536（十六进制数63C0H）到65535，正好40000个状态，实现模为40000的计数。 级联计数器 图 8.44 截断的时序计数器，实现模为40000的计数 广州大学华软软件学院电子系 复习 8.1 异步计数器运算 8.2 同步计数器运算 同步时序逻辑电路的分析举例 J1=K1=Q0Q3 J0=K0=1 J2=K2=Q0Q1 J3=K3=Q0Q1Q2+Q0Q3 （1）每个触发器的输入端J、K的逻辑式，即驱动方程： 同步时序逻辑电路的分析举例 由于本电路图Q3、Q2、Q1、Q0就是电路输出，所以不需要另写输出方程。 （2）每个触发器的驱动方程代入JK触发器的特性方程得到状态方程： 同步时序逻辑电路的分析举例 JK触发器的特性方程为： 状态方程组： 0 0 0 0 10 1 0 0 1 9 0 0 0 1 8 1 1 1 0 7 0 1 1 0 6 1 0 1 0 5 0 0 1 0 4 1 1 0 0 3 0 1 0 0 2 1 0 0 0 1 0 0 0 0 初始状态 Q0 Q1 Q2 Q3 CLK 同步时序逻辑电路的分析举例 （3）根据状态方程，列出状态转换表 注意：在时钟信号下，状态作为原态和次态的相对性。电地暖 回到初始状态 同步时序逻辑电路的分析举例 Q3Q2Q1Q0 （3）根据状态转换表可得状态转换图 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 注意：每一个时钟，进行一次状态转换 分析功能可得：4位同步十进制计数器 计数 0 1 2 3 4 5 6 7 8 9 0 （4）根据状态转换表可得时序图，并分析其功能。 同步时序逻辑电路的分析举例 主要内容及教学要求 1、理解加/减同步计数器 2、熟练掌握集成同步计数器的设计 3、理解级联计数器 74HC163 4位同步二进制计数器 同步计数器运算 数据输入 数据输出 同步清零端 同步置数端 使能端 进位输出端 加1计数 保持不变 保持不变 abcd(预置数) 0000(清零) Q3Q2Q1Q0 xxxx 1 1 1 1 ↑ xxxx 0 x 1 1 x xxxx x 0