数字电子钟逻辑电路设计.docVIP

实习题目 指导教师 职 称 学生姓名 学 号 日 期 实习题目 指导教师 职 称 学生姓名 学 号 日 期 内蒙古师范大学计算机与信息工程学院 《数字电路》课程设计报告 实习题目 指导教师 职 称 学生姓名 学 号 日 期 设计题目 数字电子钟逻辑电路设计 指导教师 张鹏举 职称 讲师 姓 名 学 号 20101102055 日 期 2012-07- 数字电子钟逻辑电路设计 计算机与信息工程学院 2010级计科师范汉班班 程锦 20101102055 指导教师 张鹏举 讲师 摘要 通过74LS161的置数功能，分别实现时钟的时，分，秒的不同进位，当秒的个位为9时，第一片74LS161实现置数功能，把个位置零的同时并向十位发出脉冲信号，分的功能和秒相同，当时的个位同秒的个位，但是当小时的个位为4，十位为2时，实现整个电路的统一清零。 关键词 74LS161；清零；置数 1 工作原理 一个基本的数字钟电路系统主要有“秒”信号发生器、“时”、“分”、“秒”计数器、译码器及显示器电路组成。“秒”信号产生器是整个系统的时基信号， “秒”计数器采用60进制计数法，其是由2片74LS161采用清零法串联而成，每累计60秒发出一个分脉冲信号。从“秒”计数器输出的该信号将被送到 “分”计数器。“分” 计数器也采用60进制计数法，每累计60分钟，发出一个时脉冲信号，此计数原理与“秒”计数器完全相同。从“分”计数器输出的该信号将被送到“时”计数器。“时”计数器采用24进制计时器。将“时”、“分”、“秒”计数器的输出状态接到七段显示器上，通过LED七段显示器显示出来。 本系统采用计数器、译码器、显示器、校时电路组成。由LED七段数码管来显示译码器所输出的信号。采用了74LS161小规模集成芯片。 2 设计步骤及方法 一个基本的数字钟电路主要由译码显示器,“时”，“分”，“秒”计数器和定时器组成。电路系统由秒信号发生器“时”、“分”、“秒”计数器、译码器及显示器电路组成。 首先构成一个周期为一秒的标准“秒”脉冲信号，由74LS161采用置数法分别组成六十进制的“秒”计数器、六十进制“分”计数器，24进制“时”计数器。置数法适用于具有预置数功能的集成计数器。对于就有预置数功能的计数器而言，在其计数过程中可以将它输出的任意一个状态通过译码，产生一个预置数控制信号反馈至预置数控制端，在下一个CP脉冲作用后，计数器会把预置数输入端的状态置入输出端。预置数控制信号消失后，计数器就从被置入的状态开始重新计数。 2.1 秒计数器的设计 秒信号发生器是数字钟的核心部分，它的精度和稳定度决定了时信号发生器和分信号发生器的精度。“秒”计数器为60进制计数器。60进制可通过十进制和六进制串联而成，从而完成数码显示。因为同步加法计数器74LS161可构成10进制以下的计数器，所以此电路中秒的计时采用74LS161来进行设计。 2.2分计数器的设计 “分”计数器也是60进制计数器。同“秒”计数器一样是由74LS161计数器设计构成。 2.3 时计数器的设计 时计数器是24进制计数器。考虑到器件的统一能增强调试的成功性，同样采用两片74LS161十进制计数器产生计数和进位. 3 电路总体说明 3.1 计数器 3.1.1 60进制计数器 在数字钟的控制电路中，分和秒的控制都是一样的，都是60进制，都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中我采用的是统一的器件74LS161的反馈置数法来实现十进制功能和六进制功能。根据74LS161的结构把输出端的0101（十进制为5）用一个与非门74LS00引到LD反端便可置数，这样就实现了六进制计数。在分和秒的进位时，用秒计数器的LD端接分计数器的CP控制时钟脉冲，脉冲在上升沿来时计数器开始计数。 3.1.2 24进制计数器 数字钟小时的个位仍然采用要十进制，但是在小时的十位要有统一清零的功能，也就是说当时钟小时的十位为2时，个位数为3时，整个时钟要统一清零，因为清零不稳定，所以当个位为4时再统一清零，也就是十位的Q1与个位的Q2通过与非门一起输出，输出端分别接6片161的清零端RD反。 3.1.3 电路原理总图 图1 总电路图 4 小结 通过完成这个电路整个电路设计与制作的整个过程，我知道了自己的不足，知道了自己对芯片的了解和认识还是太欠缺，这个实验使我更深的了解芯片的功能和芯片间的连接，通过不同功能芯片的连接实现了实验的要求，还有制作电路时的每个步骤，每个环节都需要认真严谨一丝不苟，使我掌握了对电子钟的设计, 组装与调试方法。