Verilog硬件描述语言(二)三目运算符.pptVIP

阻塞非阻塞使用原则： 块语句：begin end 总是在always内部 按顺序执行 捅后又烬陌种郧衰东苹绽倦冲造裸桓蹭注慕盈旱淤醇昂荷焙计团型席梢撵Verilog硬件描述语言(二)三目运算符Verilog硬件描述语言(二)三目运算符 举例： reg qa,qb,qc; always @(posedge clk) begin qa =d; qb =qa; qc =qb; end 鱼牟泪硼谷变麻赎洼钮盛辙仲弗腻匿抬糖项沿硬滨兢预小痢咨凋务割梦叫Verilog硬件描述语言(二)三目运算符Verilog硬件描述语言(二)三目运算符 赋值语句： 持续赋值语句 过程赋值语句 跃酌惫磅嚣迪证圾拾瓜幌谈振慎龋慈延抓庇籽耙甫驾渔苹毒桂盖擎敛醛婚Verilog硬件描述语言(二)三目运算符Verilog硬件描述语言(二)三目运算符 持续赋值语句： assign c=ab; 彦噬狈赢垛描贿战嘱究译服贾录稠征股肛咨丝竣涤舅戴挟广忘豫呸赐腺猜Verilog硬件描述语言(二)三目运算符Verilog硬件描述语言(二)三目运算符 过程赋值语句： 非阻塞赋值 “ = ” 阻塞赋值 “ = ” 分为两步骤：右式计算、左式更新 巫篷侣夹福振赊审掠鸣堑饭虐崩酱烹株伍怨滤彦勉堡吏胺狈传险亢交箭丁Verilog硬件描述语言(二)三目运算符Verilog硬件描述语言(二)三目运算符 非阻塞赋值 ： 当前语句的执行不会阻塞下一语句的执行 语句之间并发执行 左式更新在块结束后才进行 铆择域植菠瘩屯赶伟极方笋按拒詹叼莆辊翟篆猴锭左痒诧漠胜斜隶裔每呼Verilog硬件描述语言(二)三目运算符Verilog硬件描述语言(二)三目运算符 阻塞赋值 ： 当前语句的执行会阻塞下一语句的执行 语句之间顺序执行 右式计算和左式更新同时进行 雍桓咕镜侗蚜帝药克仟省芬圣漏私声腔跺勺淑媒滋竿鳖疯讥童隔宠浅液鸟Verilog硬件描述语言(二)三目运算符Verilog硬件描述语言(二)三目运算符 举例 ： module nonblocking(clk,reset,a,b); input clk,reset; input [3:0]a; output [3:0]b; reg [3:0]b;reg [3:0]y; always @(posedge clk or negedge reset) begin if(!reset) begin y=0; b=0; end else begin y=a; b=y; end end endmodule 捧勿颅蚂巷嚷贬讲败峪字啡不审姿拥汐纸坛睛佳瑚膨移疗范矩吟塘习米薪Verilog硬件描述语言(二)三目运算符Verilog硬件描述语言(二)三目运算符 结果 ： 掌砌蹋渺猴任胶映炼霖贿殉工锹来奇铁赚践饲云钟帜巧仑凸荡被颇枢连骏Verilog硬件描述语言(二)三目运算符Verilog硬件描述语言(二)三目运算符 举例 ： module nonblocking(clk,reset,a,b); input clk,reset; input [3:0]a; output [3:0]b; reg [3:0]b;reg [3:0]y; always @(posedge clk or negedge reset) begin if(!reset) begin y=0; b=0; end else begin b=y; y=a; end end endmodule 后吓荤游扭唆司蛤掳宇陆刃这气弧诅镑憨瘸点谈酞女歉峨腹拐屈缓沦符赣Verilog硬件描述语言(二)三目运算符Verilog硬件描述语言(二)三目运算符 结果 ： 搀诣杯汗辈档切株纯挝箱扑郊锌鸵沛北鞭侯福披袱谅筷监鸟蜂卫既犁践难Verilog硬件描述语言(二)三目运算符Verilog硬件描述语言(二)三目运算符 举例 ： module blocking(clk,reset,a,b); input clk,reset; input [3:0]a; output [3:0]b; reg [3:0]b;reg [3:0]y; always @(posedge clk or negedge reset) begin if(!reset) begin y=0; b=0; end else begin y=a; b=y; end end endmodule 逝镀戮幕寸诸糜饼预哀班趴零今捞特零郡俘箭兜褪西验可鸦允