数电第五章.pptVIP

JK触发器→D触发器 (1)电路 注意：此D触发器为下降沿触发。 C Q K J D CP 1 (2)功能分析 JK触发器→T触发器 (1)电路 此T 触发器为下降沿触发。 (2)功能分析 C Q K J T CP R ＝ K Qn . S ＝ J Qn . 结构特点： 代入RS触发器特性方程： Qn+1 = S + R Qn = J Qn + K Qn SR触发器→JK触发器 课 外 作 业 P238 5.2.5 5.4.3 5.4.5 课 堂 练 习 画出JK触发器输出端的波形， CP J K Q Q Q K J C SD RD 设初始状态 Qn = 0 课 堂 练 习 画出JK触发器输出端的波形， J K Q n+1 0 0 Qn 1 1 Qn 0 1 0 1 0 1 CP J K Q 设初始状态 Qn = 0 画出下图各电路输出端的波形，设初始状态Qn=0 课 堂 练 习 J K Q Q CP Q2 J K Q Q CP Q1 CP Q1 Q2 画出下图电路输出端的波形，设初始状态Qn=0 课 堂 练 习 CP 1 2 3 4 5 6 A B J K Q2 CP A B = 1 J Q2 画出下图电路输出端的波形，设初始状态Qn=0 课 堂 练 习 画出下图电路输出端的波形，设初始状态Qn=0 课 堂 练 习 试画出三种不同触发方式的D触发器（锁存器）的输出波形，设各触发器初始状态均为 0 。 D C Q1 D C Q2 CP D Q1 Q2 Q3 D C Q3 课 堂 练 习 试画出三种不同触发方式的D触发器（锁存器）的输出波形，设各触发器初始状态均为 0 。 D C Q1 D C Q2 高电平有效 上升沿有效 下降沿有效 CP D Q1 Q2 Q3 D C Q3 课 堂 练 习 课 外 作 业 P237 5.2. 3 P238 5.2.4 P240 5.4.1 5.4.3 5.4.5 P241 5.4.6 P242 5.4.9 74HC/HCT373的功能表 工作模式 输 入 内部锁存器 状 态 输 出 LE Dn Qn 使能和读锁存器（传送模式） L H L L L L H H H H 锁存和读锁存器 L L L* L L L L H* H H 锁存和禁止输出 H × × × 高阻 H × × × 高阻 L*和H*表示门控电平LE由高变低之前瞬间Dn的逻辑电平。 5.3 触发器的电路结构和工作原理 1. 锁存器与触发器 锁存器在E的高(低)电平期间对信号敏感并更新状态 触发器在脉冲边沿(上升沿或下降沿)的作用下产生状态的刷新(触发) 主锁存器 5.3.1 主从触发器 TG1、TG4的工作状态相同 TG2、TG3的工作状态相同 传输门控 D 锁存器 从锁存器 逻辑符号 5.3 触发器的电路结构和工作原理 TG1导通，TG2断开——输入信号D 送入主锁存器。 TG3断开，TG4导通——从锁存器维持在原来的状态不变。 (1) CP=0时: =1，C=0， D D D 1. 工作原理 5.3.1 主从触发器 (2) CP由0跳变到1 : =0，C=1， D 触发器的次态仅仅取决于CP信号上升沿到达前瞬间的D信号 主锁存器:TG1断开，TG2导通, 从锁存器:TG3导通，TG4断开, Q?的信号送Q端。 主锁存器维持原态不变。 D D D 5.3.1 主从触发器 2. D 触发器的逻辑功能 特性方程 Qn+1=D 状态转换图 逻辑功能表 1 1 1 1 0 1 0 1 0 0 0 0 D 动作特点：电路在CP 的上升沿对信号敏感,并产生状态变化。 次态与CP 的上升沿前一瞬间Ｄ 的状态相同 5.3.1 主从触发器 CP D 对CP上升沿敏感的边沿触发器 工作波形 5.3.1 主从触发器 CP D 工作波形 对CP下降沿敏感的边沿触发器 5.3.1 主从触发器 2、典型集成电路-----CMOS D触发器74HC/HCT74 0 0 1 0 1 0 1 0 0 1 0 1 的直接置1和直接置0的作用 RD、 SD RD=0 SD=1 CP=0 5.3.1 主从触发器 同理,可分析当