IBIS模型及其应用.docVIP

IBIS模型及其应用 CDMA事业部 眭诗菊 摘要： 本文介绍了用于高速系统信号完整性分析的IBIS模型的历史背景、IBIS模型的结 构、IBIS模型的建模过程、IBIS模型的参数、语法格式，以及在使用IBIS模型 时常遇到的问题和解决方法。 关键词：IBIS模型、EDA、信号完整性、缓冲器、单调性、收敛 高时钟频率下运行的并行处理系统或其它功能更加复杂的高性能系统，对电路板的设计提出了极其严格的要求。按集总系统的方法来设计这些系统的线路板已不可想象。许多EDA（电子设计自动化）供应商都提供能进行信号完整性分析和EMC分析的PCB设计工具。这些工具需要描述线路板上元器件的电气模型。IBIS（I/O Buffer Information Specification）模型是EDA供应商、半导体器件供应商和系统设计师广泛接受的器件仿真模型。 IBIS的背景及其发展 在IBIS出现之前，人们用晶体管级的SPICE模型进行系统的仿真，这种方法有以下三个方面的问题：第一，结构化的SPICE模型只适用于器件和网络较少的小规模系统仿真，借助这种方法设定系统的设计规则或对一条实际的网络进行最坏情况分析。第二，得到器件结构化的SPICE模型较困难，器件生产厂不愿意提供包含其电路设计、制造工艺等信息的SPICE模型。第三，各个商业版的SPICE软件彼此不兼容，一个供应商提供的SPICE模型可能在其它的SPICE仿真器上不能运行。因此，人们需要一种被业界普遍接受的、不涉及器件设计制造专有技术的、并能准确描述器件电气特性的行为化的、“黑盒”式的仿真模型。 1990年初，INTEL公司为了满足PCI总线驱动的严格要求，在内部草拟了一种列表式的模型，数据的准备和模型的可行性是主要问题，因此邀请了一些EDA供应商参与通用模型格式的确定。这样，IBIS 1.0 在1993年6月诞生。1993年8月更新为IBIS 1.1版本，并被广泛接受。此时，旨在与技术发展要求同步和改善IBIS模型可行性的IBIS论坛成立，更多的EDA供应商、半导体商和用户加入IBIS论坛。1995年2月IBIS论坛正式并入美国电子工业协会EIA (Electronic Industries Association)。1995年12月，IBIS 2.1 版成为美国工业标准 ANSI/EIA-656。1997年6月发布的IBIS 3.0版成为IEC 62012-1标准。1999年9月通过的IBIS 3.2版为美国工业标准 ANSI/EIA-656-A。目前大量在使用中的模型为IBIS 2.1、IBIS 3.2 版本。 IBIS模型 IBIS模型是一种基于全电路仿真或者测试获得V/I曲线而建立的快速、准确的行为化的电路仿真模型。它的仿真速度是SPICE模型仿真速度的25倍以上。人们可以根据标准化的模型格式建立这种模拟IC电气特性的模型，并可以通过模型验证程序型验模型格式的正确性。IBIS模型能被几乎所有的模拟仿真器和EDA工具接受。由于来自测量或仿真数据，IBIS模型较容易获得，IBIS模型不涉及芯片的电路设计和制造工艺，芯片供应商也愿意为用户提供器件的IBIS模型。所以IBIS模型被广泛应用于系统的信号完整性分析。 IBIS模型是以I/O缓冲器结构为基础的。I/O缓冲器行为模块包括：封装RLC参数，电平箝位、缓冲器特征（门槛电压、上升沿、下降沿、高电平和低电平状态）。图1为IBIS模型结构。 图1：IBIS模型结构 说明 虚线的左边为输入的模型结构，右边为输出的模型结构 电路的输入输出行为可定义为一个简单的功能集，以便生成IBIS模型。缓冲器的主要构成部件是封装的寄生RLC参数、电源和地箝位、门槛电压以及使能逻辑、上升沿、下降沿、高电平和低电平状态、摆率（dv/dt）。 输入的模型结构可以细化用图2表示。 图2：输入的模型电路图 其中： C_pkg, R_pkg, L_pkg 为封装参数 C_comp 为硅片上脚的压焊盘电容 Power_Clamp 为低端ESD结构的V/I 曲线 GND_Clamp 为低端ESD结构的V/I 曲线 类似输入的模型， 输出的模型结构可以细化用图3表示。 图3：输出的模型电路图 其中