Cadence学习笔记..docxVIP

Cadence 学习笔记Vsin中的AC参数是在频域扫描中使用的，取代amplitude作为信号幅值。Orcad中的编号，每次编号前要执行清除编号动作，即reset part reference to “?”Figure1- 1按照芯片的封装来执行编号时，首先要给同一片芯片中的part增加一个相同的属性，并添加一个相同的值。如package，1。那么所有的part其package为1的将被编号在同一块芯片封装下。Figure1- 2之后，编号时，如下Figure 1-3NOTE：原理图库一定要存在，否则不行。例如在家把原理图画好，到公司时只带过来原理图而原理图库没有，这个时候这么做是行不通的、电源和地符号与引脚直接相连也会形成电气上的连接关系，但是应尽量避免这样做；否则执行Back Annotate命令时会出现问题。简而言之，capture提供两种建立电气连接的方法，，一是通过wire，二就是通过网络名称。补充一点，两个页面间的连接只能用OffPage Connector。总线的名称形式为BUSNAME[0:31]，BUSNAME不能以数字结尾，总线和信号线之间就是通过网络名称实现互联的，总线必须通过bus entry和信号线实现互联。28 December 2013在Width和Height无法缩小到合理（原点在原理图范围内）的值时，可能是默认的栅格点间距使原点跑出了原理图范围，尝试改变栅格点的间距，但把单位切换到mm时，会发现栅格点的间距其实还是mil，这是因为他要在设置完毕点击OK后才生效。设置完单位后点击APPLY是一个好习惯。怪胎啊，实在没办法的话就慢慢缩小吧，可以先10.0000，10.0000，然后Apply，然后再2.0000，2.0000.Shape都是铜皮，也就是说焊盘都是shape2014/5/16在给平面层赋予网络名称时,选中网络会高亮,改完名称后也会高亮在更新BOM时,要关闭excel,因为BOM正在被Excel使用,capture无法打开更新数据.cadence下拉框无法使用一定要记得关闭输入法.allgero design entry cis 只能和allegro pcb editor 通信.orcad design entry cis 只能和orcad pcb etitor 通信.Pcb editor在命令窗口键入helpcmd命令弹出全部命令列表一个完整的封装至少由Padstack, Silkscreenoutline, Assembly outline, RefDes 和Place_bound等几个部分组成.RefDes是指元件在PCB上的符号,Place_Bound指器件在PCB上占用的区域.Orcad,两个元件之间不要直接相连,要用导线把他们连起来12/30/2013 5:23 PM丝印层的线宽是要打印出来的，会成为具体的外观，实际上丝印层不影响电路板的质量，怎么画没什么大碍的。而place_bound的线宽只是用来进行DRC检查的，所以他的线宽无所谓。Subclass TOP层既属于Class Etch层又属于Class Pin层。而且Pin层就是焊盘的全部子层，如绿油开窗，anti pad都可观察到。12/31/2013 8:06 PMLayout pin时，这里面的Rotation含义是指焊盘引脚旋转时拉线的角度。最小旋转角。我们会有疑问，为什么在丝印层明明画的是矩形却用Add line命令而不用add rectangular，这是因为add rectangular不能设置线宽。。。你画了到时候也做不出来丝印。在制作非电气属性的通孔类焊盘时，我们需要的只是钻孔尺寸，begin layer是不需要的，但是，软件规定必须要有begin layer层的数据，所以随便设置一个小于钻孔尺寸regular pad的即可。机械孔在图里面是看不见的，我们只能看见钻孔符合和设置机械孔时的焊盘参数，如begin layer，solder mask。Pad DesignRegular Padantipad thermal relief对于正片 连接层使用Plant（镀锡的）Drill + Regular Pad， 无连接层使用Plant（镀锡的）Drill + Anti Pad，这样镀锡的通孔就不会和负片连接了。对于负片 连接层使用Plant（镀锡的）Drill + Thermal Relief（也是焊盘，就是名字有点怪异，可以叫散热Pad），无连接层使用Plant（镀锡的）Drill + Anti Pad，制作元件原理图封装时，放置引脚最好要在网格对齐状态下，不然会出现一边连接一边未连接的情况，因为此时两边引脚的坐标有偏移。在制作PCB封装时，每一个焊盘都是有编号的，这个编号和原理图中同样编号