2010数字电子技术（第5章）.pptVIP

例5-1 例5-8 试设计一个五进制加法计数器。 解：由于计数器能够在时钟脉冲作用下，自动地依次从一个状态转换到下一个状态，所以计数器无信号输入，只有进位输出信号。 令进位输出C=1表示有进位输出，而C=0则表示无进位输出。 例5-8 ⑴画状态转换图; 例5-9 ： 试设计一个串行数据1111序列检测器。连续输入四个或四个以上个1时，输出F为1，否则F为0。 解：根据题意该电路只有一个输入端X，检测结果或者为1或者为0。故也只有一个输出端F。令： S0：没输入1以前的状态； S1：输入一个1后的状态； S2：连续输入两个1以后的状态； S3：连续输人三个1以后的状态； S4：连续输入四个或四个以上个1的状态。 例5-9： 列状态转换(表5-9)所示，画状态转换图(图5-58)。 5.3 寄存器 在数字系统和计算机中，经常要把一些数据信息暂时存放起来，等待处理。 寄存器就是能暂时寄存数码的逻辑器件。 寄存器内部的记忆单元是触发器。 一个触发器可以存储一位二进制数，N个触发器就可以存储N位二进制数。 主要有数码寄存器、锁存器及移位寄存器。 5.4计数器 计数器：具有记忆输入脉冲个数功能的电路称为计数器。 用途：计数器是现代数字系统中不可缺少的组成部分。主要用于计数、定时、分频等。如各种数字表、钟等。 ⒈计数器的分类 加法计数器：随计数脉冲的输入递增计数。 减法计数器：随计数脉冲的输入递减计数。 可逆计数器：随计数脉冲的输入可增可减地计数。 目前，集成计数器的种类很多，无需用户用触发器组成计数器，因此本节主要介绍集成计数器。? ⒉集成计数器 (1) 二进制计数器 74161 （2）十进制计数器 74160 (3) 二—五—十进制异步加法计数器 74290 (4)可逆计数器 74190 ⑴二进制计数器 （1）四位同步二进制加法计数器74161电路 74161的功能表 补充：74163的功能表 74161的逻辑符号和外引脚图 ⑶二—五—十进制异步加法计数器 （3）二—五—十进制异步加法计数器74290（T1290）的逻辑图如图所示。 表5-7是74290的功能表。 3.用中规模集成计数器构成任意进制计数器 乘数法 复位法 置数法 （1）乘数法：构成10进制计数器 （1）乘数法：构成100进制计数器 （2）复位法：构成8进制计数器 （2）复位法：构成21进制计数器 （2）复位法：构成21进制计数器 （3）置数法：构成8进制计数器 （3）置数法：构成21进制计数器 课堂练习 试设计一个五进制减法计数器 Q3Q2Q1 C 000 100 011 010 001 1 0 0 0 0 X Sn+1/F Sn S0 S1 S2 S3 S4 S0/0 S1/0 0 1 S0/0 S2/0 S0/0 S3/0 S0/0 S4/1 S0/0 S4/1 表5-9检测器状态表 S0 S1 S4 S2 S3 0/0 0/0 0/0 0/0 0/0 1/0 1/0 1/0 1/1 1/1 图5-58 检测器状态图 X/F 得到的最简状态转换图如图所示。 S0 S1 S2 S3 1/0 1/0 1/0 1/1 0/0 0/0 0/0 0/0 1 0 0 1 1 1 1 0 1 1 1 0 1 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 Q1n+1 Q2n+1 F X Q1n Q2n 由状态方程求得驱动方程为： 由于两个触发器的四种状态组合，均为有效状态，没有无效状态，不存在能否自启动的问题。 根据驱动方程和输出方程画出逻辑图如图5-61所示。 图5-10为四位上升沿触发D触发器74LS175的逻辑图。在时钟脉冲CP上升沿到来时，实现数据的并行输入-并行输出。? ⒈数码寄存器 FF 0 1D C1 R D FF 1 1D C1 R D FF 2 1D C1 R D FF 3 1D C1 R D 1 1 Q 0 Q 0 Q 1 Q 1 Q 2 Q 2 Q 3 Q 3 D 0 CP D 1 D 2 D 3