第2章运算方法和运算部件分解.ppt

准备知识 1、二进制算术运算 3）乘法规则 2、二进制逻辑运算 1、半加器 3、加法器 2、全加器（1位） 三个输入端，以输入Ai，Bi和Ci，有两个输出端，即Si及Ci+1。 3、串行加法电路 第一节 数据的表示方法与转换 十进制： 二进制 例 将 105 10转换成二进制。 2 105 余数 结果 2 52 1 最低位 2 26 0 2 13 0 … 2 6 1 2 3 0 2 1 1 0 1 最高位 得出： 105 10 1101001 2 第二节 带符号的二进制数据在计算机中的表示方法及加减法运算 ① 9+5 14 ② -9 + -5 -14 ③ 12+7 19 溢出 0 1 0 0 1 1 0 1 1 1 0 1 1 0 0 + 0 0 1 0 1 + 1 1 0 1 1 + 0 0 1 1 1 0 1 1 1 0 1 1 0 0 1 0 1 0 0 1 1 ④ -12 + -7 -19 溢出 ⑤ 14-1 13 ⑥-14+1 -13 1 0 1 0 0 0 1 1 1 0 1 0 0 1 0 1 1 0 0 1 + 1 1 1 1 1 + 0 0 0 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 0 0 1 1 ①、②、⑤和⑥得出正确结果； ③和④为溢出。 溢出条件：fAfBfS+fAfBfS 溢出条件：C≠Cf 采用双符号位fS1fS2，溢出条件 fS1fS2+fS1fS2 ——变形补码 第三节 二进制乘法运算 增加全加器的个数，实现并行操作，提高速度，其设计原理仍然来自于人工的乘法运算。 第四节 二进制除法运算 例 设X 0.1000,Y 0.1011 则δ 1-Y 0.0101，F0 1+δ 1.0101 X0 X·F0 0.1000·1.0101 0.1011 Y0 Y·F0 0.1011·1.0101 0.1110 分子分母分别进行乘法运算。 F1 2-Y0 2-0.1110 1.0010 X1 X0·F1 0.1011·1.0010 0.1100 Y1 Y0·F1 0.1110·1.0010 0.1111 分母趋近于1 所以 X X1 Y Y1 第五节 浮点数的运算方法 浮点数的表示形式（以2为底）： N M ·2E 例： 两浮点数相加，求X+Y。 已知：X 2010·0 Y 2100· -0 解 ：计算过程： ① 对阶操作 阶差ΔE ［EX］补+［-EY］补 00010+11100 11110 X阶码小，MX右移2位，保留阶码E 00100。 ［MX］补 00 00 110 110 11 下划线上的数是右移出去而保留的附加位。 ② 尾数相加 ［MX］补+［MY］补 000011011011+1101010100 1110001010 11  ③ 规格化操作 左规，移1位，结果 1100010101 10;阶码-1，E 00011。 ④ 舍入 附加位最高位为1，在所得结果的最低位+1，得新结果： ［M］补 1100010110,M -0 ⑤ 判溢出 阶码符号位为00，故不溢出，最终结果为：X+Y 2011· -0 设：X 2-5·0.1110011, Y 23· -0.1110010 X，Y为真值，此处阶码用十进制表示，尾数用二进制表示。运算过程中阶码取双符号位。 1 求乘积的阶码。乘积的阶码为两数阶码之和。 ［EX+EY］移 ［EX］移+［EY］补 00011+00011 00110 2 尾数相乘。用定点数相乘的办法， ［X·Y］补 1.0011001 1001010 尾数部分 3 规格化处理。本例尾数已规格化，不需要再处理。如未规格化，需左规。 5 判溢出。阶码未溢出，故结果为正确。 X·Y 2-2· -0.1100110  第六节 运算部件 第七节 数据校验码 定点运算部件由算术逻辑运算部件ALU、若干个寄存器、移位电路、计数器、门电路等组成。 ALU部件主要完成加减法算术运算及逻辑运算，其中还应包含有快速进位电路。 商 除数 被除数 余数 除法 乘数，乘积低位 被乘数 部分积 乘积高位 乘法 无用 减数 被减数 运算结果 减法 无用 加数 被加数 运算结果 加法 C B A 运算 数据校验码思想：为了提高计算机的可靠性，采用一点冗余的线路，在原有的表示的信息的信息码组（k位）之外，再增加一到几位校验位（r位），使新得到的数据编码（n位）带有某种特性，来发现是否