数字电子技术_卷B_答案与评分标准.docVIP

东莞理工学院（本科）试卷（B卷） 2007 --2008 学年第二学期 《 数字电子技术 》试卷（答案及评分标准） 开课单位： 电子系 ，考试形式：闭卷，允许带 计算器 入场 题序 一 二 三 四 五 六 七 八 九 总 分 得分 评卷人 一、按要求完成相关内容 （共 12 分，每空 1 分） 1． 2． 3．用8位二进制代码（最高位表示正负，其余7位表示数值）表示下列带符号的数： （位数不足，分减半） +17 10 原码 、反码、补码 。 -17 10 原码 、反码 、补码 。 二、用“四选一”数据选择器辅以必要的逻辑门实现下列逻辑函数 （共10分） 解： （4分） 对比数据选择器逻辑关系： 可得： （6分，每个输入端1分） （注：答案不唯一，共有6种正确答案） 三、用公式法化化简下列逻辑函数为最简“与或”表达式。（共10分） 解： （注：能正确化简，但答案不是最简，得分减半） 四、CD4516（16进制可逆计数器）的逻辑图及功能表如下。其中Q3~Q0为计数输出端，D3~D0为预置数的数据输入端，Co为进位输出端。试以其为核心，辅以必要的逻辑门，构成12进制加法计数器，完成月份计数，即从1至12循环计数。 要求：画出电路图，标明所有输入管脚的接法。 （共 10 分） R S U/D CP 功能 1 X X X X 清零 0 1 X X X 预置 0 0 0 1 加计数 0 0 0 0 减计数 0 0 1 X X 不计数 （反馈控制3分） 解：用置数法，具体电路如右图。 （3分，控制输入端各1分） （2分，S、R端各1分） （Q端和D端弄错，减2分） （数据输入端2分） 五、设计一个组合逻辑电路（四路输入，一路输出），实现“五舍六入”的判断功能，即当输入的四位8421BCD码不大于5时，输出0；否则输出1。 要求： 1. 填写真值表； 2．利用卡诺图化简，并尽可能利用无关项，使其最简； 3．限用两输入端的与非门实现之。 （共 12 分） A B C D F 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 X 1 0 1 1 X 1 1 0 0 X 1 1 0 1 X 1 1 1 0 X 1 1 1 1 X 解： 1. 填写真值表如下,其中后六项为约束项。 2．利用卡诺图化简（卡诺图2分） 0 0 0 0 0 0 1 1 X X X X 1 1 X X F （每个圈1分） （2分） 3． （真值表2分） （4分） （注：若使用了其它逻辑门，但结果正确，给2分） 六、分析图示计数器 （共16分） 1．写出驱动方程和状态方程； 2．填写状态转换表，画出状态转换图； 3．完整的说明计数器类型，并说明能否自启动； 4．设计数器初始状态为“0、0、0”, 画出其计数波形。 解： 1. （各1分） （转换表2分） 0 0 0 0 0 1 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 1 0 0 0 0 1 1 0 1 0 1 0 0 1 0 1 0 0 （各1分） 2. 状态转换表如右，状态转换图如下 （定义1分） （转换图循环内1分） （循环外1分） 3. 计数器类型：同步、五进制，能自启动。（3分，三项内容各1分） 4．计数波形如右。（2分） （触发沿错，得分减半） 七、用JK触发器设计一个三进制计数器，使其按如下规律变化。 解：1. 三个状态循环变化，用2个JK触发器。 2. 由状态转换图，知该计数器表示次态的 逻辑函数卡诺图如下： （共 12 分） （卡诺图不对，其余全对，减4分） 3. 分解后的卡诺图如下 4. 由此知，两触发器的状态方程为： （各3分，只要能求出正确结果即可，中间过程方法不限） 5. 对比JK触发器的特征方程，得两触发器的驱动方程为： （各2分） 6. 故得由JK触发器构成的计数器如下图。 （2分） 八、在图示单稳态电路中，已知CMOS门电路G1和G2的电源电压等于5V，高电平输出电阻，。若，，，试求输出脉冲的宽度和电路的分辨时间。假定触发脉冲的高电平持续时