复旦集成电路工艺课件-02讲解.ppt

集成电路工艺原理 仇志军 zjqiu@fudan.edu.cn 邯郸校区物理楼435室 二、对衬底材料的要求 导电类型：N型与P型都易制备； 电阻率：0.01-105?·cm，均匀性好（纵向、横向、微区）、可靠性高（稳定、真实）； 寿命（少数载流子）：晶体管—长寿命； 开关器件—短寿命； 晶格完整性：低位错（ 1000个/cm2）； 纯度高：电子级硅（EGS） --1/109杂质； 晶向：Si:双极器件-- ；MOS-- ； 直径、平整度、禁带宽度、迁移率等。 Si： 含量丰富，占地壳重量25%； 单晶Si 生长工艺简单，目前直径最大18英吋（450mm） 氧化特性好， Si/SiO2界面性能理想，可做掩蔽膜、钝化膜、介质隔离、绝缘栅等介质材料； 易于实现平面工艺技术； Ge： 漏电流大，禁带宽度窄，仅0.66eV Si:1.1eV ； 工作温度低，75℃（Si:150℃）； GeO2易水解（SiO2稳定）； 本征电阻率低：47 ?·cm（Si: 2.3x105 ?·cm）； 成本高。 三、起始材料--石英岩（高纯度硅砂--SiO2） SiO2+SiC→Si s +SiO g +CO g , 冶金级硅：98%； Si s +3HCl g →SiHCl3 g +H2，三氯硅烷室温下呈液态沸点为32℃，利用分馏法去除杂质； SiHCl3 g + H2→Si s + 3HCl g ，得到电子级硅（片状多晶硅）。 熔硅 将坩埚内多晶料全部熔化 ；注意事项：熔硅时间不易长； 引晶 将籽晶下降与液面接近，使籽晶预热几分钟，俗称“烤晶”，以除去表面挥发性 杂质同时可减少热冲击。当温度稳定时，可将籽晶与熔体接触，籽晶向上拉， 控制温度使熔体在籽晶上结晶； 硅片掺杂 目的：使硅片具有一定电阻率 （比如： N/P型硅片 1-100 ?·cm） 分凝现象：由于杂质在固体与液体中的溶解度不一样， 所以，杂质在固-液界面两边材料中分布的浓度是不同 的，这就是所谓杂质的分凝现象。 分凝系数: , Cs 和 Cl分别是固体和液体界面附近的平衡掺杂浓度 一般情况下k0 1。 掺杂分布 掺杂分布 区熔提纯 多次区熔提纯 衬底制备 衬底制备包括： 整形、晶体定向、晶面标识、晶面加工 切片、磨片、抛光 1．切片 将已整形、定向的单晶用切割的方法加工成符合一定要求的单晶薄片。切片基本决定了晶片的晶向、厚度、平行度、翘度，切片损耗占1/3。 2.磨片 目的： ? 去除刀痕与凹凸不平； ???改善平整度； 使硅片厚度一致； 磨料： 要求：其硬度大于硅片硬度。 种类：Al2O3、SiC、ZrO、SiO2、MgO等 3.抛光 目的：进一步消除表面缺陷，获得高度平整、光洁及无 损层的“理想”表面。 方法：机械抛光、化学抛光、化学机械抛光 晶体缺陷 缺陷的含义：晶体缺陷就是指实际晶体中与理想的点阵结构发生偏差的区域。 理想晶体：格点严格按照空间点阵排列。 实际晶体：存在着各种各样的结构的不完整性。 几何形态：点缺陷、线缺陷、面缺陷、体缺陷 点缺陷 缺陷尺寸处于原子大小的数量级上，即三维方向上缺陷的尺寸都很小。 线缺陷 指在一维方向上偏离理想晶体中的周期性、规则性排列所产生的缺陷，即缺陷尺寸在一维方向较长，另外二维方向上很短，分为刃型位错和螺位错。 刃型位错:在某一水平面以上多出了垂直方向的原子面，犹如插入的刀刃一样，沿刀刃方向的位错为刃型位错。 INFO130024.02 集成电路工艺原理 第二章 晶体生长 上节课主要内容 CMOS工艺： 光刻、氧化、扩散、刻蚀等 硅技术的历史沿革和未来发展趋势： 晶体管的诞生 集成电路的发明 平面工艺的发明 CMOS技术的发明 摩尔定律（Moore’s law） VLSI、SoC、SIP Constant-field等比例缩小原则 ITRS：技术代/节点 大纲 （2） 第一章 前言 第二章 晶体生长 第三章 实验室净化及硅片清洗 第四章 光刻 第五章 热氧化 第六章 热扩散 第七章 离子注入 第八章 薄膜淀积 第九章 刻蚀 第十章 后端工艺与集成 第十一章 未来趋势与挑战 一、衬底材料的类型 元素半导体 Si、Ge…. 2. 化合物半导体 GaAs、SiC 、GaN… Si 的基本特性: FCC 金刚石结构，晶格常数a 5.431 ? 间接带隙半导体， 禁带宽度 Eg 1.12eV 相对介电常数， ?r 11.9 熔点： 1417oC 原子密度： 5x1022 cm-3 本征载流子浓度：ni 1.45x1010 cm-3 本征电阻率 ? 2.3x105 ?·cm 电子迁移率 ?e 1500 cm2/Vs, 空穴迁移率?h 450